Mailbox Client Intel® FPGA IPユーザーガイド

ダウンロード PDF
ID 683290
日付 4/01/2024
Public
ドキュメント目次
ドキュメント目次 x
1. Mailbox Client Intel® FPGA IPユーザーガイド 2. 付録: CONFIG_STATUS および RSU_STATUS エラーコードの詳細
1. Mailbox Client Intel® FPGA IPユーザーガイド x
1.1. リリース情報 1.2. デバイスファミリーのサポート 1.3. パラメーター 1.4. Mailbox Client Intel® FPGA IPコアのインターフェイス信号 1.5. Mailbox Client Intel FPGA IP Avalon® Memory-Mappedインターフェイス 1.6. コマンドおよび応答 1.7. コマンドFIFOと応答FIFOの深度指定 1.8. 暗号化サービスの有効化 1.9. Mailbox Client Intel® FPGA IPの使用 1.10. クアッドSPIフラッシュ Mailbox Client Intel FPGA IPコアにアクセスするユースケース例 1.11. Nios® IIおよび Nios® VプロセッサーのHALドライバー 1.12. Mailbox Client Intel FPGA IPユーザーガイド・アーカイブ 1.13. Mailbox Client Intel® FPGA IPユーザーガイドの改訂履歴
1.4. Mailbox Client Intel® FPGA IPコアのインターフェイス信号 x
1.4.1. クロック・インターフェイスとリセット・インターフェイス 1.4.2. Avalon® Memory-Mappedインターフェイス 1.4.3. AXIマネージャー・インターフェイス
1.5. Mailbox Client Intel FPGA IP Avalon® Memory-Mappedインターフェイス x
1.5.1. 割り込みイネーブルレジスター 1.5.2. 割り込みステータスレジスター 1.5.3. タイマーレジスター
1.6. コマンドおよび応答 x
1.6.1. 操作コマンド 1.6.2. エラーコードの応答 1.6.3. エラーコードの回復
1.11. Nios® IIおよび Nios® VプロセッサーのHALドライバー x
1.11.1. Mailbox Client HAL API 1.11.2. LibRSU HAL API
1.11.1. Mailbox Client HAL API x
1.11.1.1. Mailbox ClientドライバーAPI
1.11.2. LibRSU HAL API x
1.11.2.1. コンフィグレーション・パラメーター 1.11.2.2. エラーコード 1.11.2.3. 有効なSPTまたはCPBなしでのLibRSU HAL APIの使用 1.11.2.4. データ型 1.11.2.5. 関数 1.11.2.6. RSUクライアントAPI
1. Mailbox Client Intel® FPGA IPユーザーガイド
2. 付録: CONFIG_STATUS および RSU_STATUS エラーコードの詳細

1.4.2. Avalon® Memory-Mappedインターフェイス

Avalon® メモリーマップド・インターフェイス は、標準メモリーマップド・インターフェイスです。これらの信号の詳細な定義については、 Avalon® インターフェイスの仕様書の Avalon® Memory-Mappedインターフェイス の章を参照してください。

表 5.   Avalon® Memory-Mappedインターフェイス
信号の役割 幅 入力/出力 詳細
avmm_address 4 入力 Avalon® メモリーマップド・インターフェイス・アドレス
avmm_write 1 入力 Avalon® メモリーマップド・インターフェイス書き込み要求
avmm_read 1 入力 Avalon® メモリーマップド・インターフェイス読み出し要求
avmm_writedata 32 入力 Avalon® メモリーマップド・インターフェイス書き込みデータバス
avmm_readdata 32 出力 Avalon® メモリーマップド・インターフェイス読み出しデータバス
avmm_readdatavalid 1 出力 Avalon® メモリーマップド・インターフェイス読み出しデータのValid
avmm_waitrequest 1 出力 Avalon® メモリーマップド・インターフェイス待機要求
関連情報
レベル 2 の表題