Mailbox Client Intel® FPGA IPユーザーガイド

ID 683290
日付 4/01/2024
Public
ドキュメント目次

1.5.1. 割り込みイネーブルレジスター

Interrupt Enable レジスターを使用して、割り込みを有効または無効にします。
注: このイネーブルビットは、割り込みステータスビットの値をISRに表示しないようにするものではありません。このイネーブルビットは、割り込みステータスビットによってIRQ信号を介しての割り込み出力がアサートされないようにするものです。
表 8.  割り込みイネーブルレジスター
ビット フィールド アクセス デフォルト値 詳細
31:8 予約済み
9 EN_RD_RSP_FIFO_WHEN_EMPTY R/W 0x0 空の状態の応答FIFOへの読み出し検出時の割り込みイネーブルビット
  • 1: 空の状態の応答FIFOへの読み出し検出時の割り込みビットを有効にします。
  • 0: 空の状態の応答FIFOへの読み出し検出時の割り込みビットを無効にします。
8 EN_WR_CMD_FIFO_WHEN_FULL R/W 0x0 フルの状態のコマンドFIFOへの書き込み検出時の割り込みイネーブルビット
  • 1: フルの状態のコマンドFIFOに書き込みを行った場合の割り込みビットを有効にします。
  • 0: フルの状態のコマンドFIFOに書き込みを行った場合の割り込みビットを無効にします。
7 EN_CRYPTO_ERROR_RECOVERY_PROGRESS 7 R/W 0x0 暗号化サービスのエラー回復進捗ステータスの割り込みイネーブルビット
  • 1: 暗号化サービスのエラー回復進捗割り込みを有効にします。
  • 0: 暗号化サービスのエラー回復進捗割り込みを無効にします。
6 EN_CRYPTO_MEMORY_TIMEOUT 7 R/W 0x0 暗号化サービスのクライアント側メモリーのタイムアウト割り込みイネーブルビット
  • 1: 暗号化サービスのクライアント側メモリーのタイムアウト割り込みを有効にします。
  • 0: 暗号化サービスのクライアント側メモリーのタイムアウト割り込みを無効にします。
5 EN_BACKPRESSURE_TIMEOUT R/W 0x0 SDMバックプレッシャーのタイムアウト割り込みイネーブルビット
  • 1: SDMバックプレッシャーのタイムアウト割り込みを有効にします。
  • 0: SDMバックプレッシャーのタイムアウト割り込みを無効にします。
4 EN_EOP_TIMEOUT R/W 0x0 EOP_TIMEOUT の割り込みイネーブルビット
  • 1: EOPタイムアウト割り込みを有効にします。
  • 0: EOPタイムアウト割り込みを無効にします。
3 EN_COMMAND_INVALID R/W 0x0 COMMAND_INVALID の割り込みイネーブルビット
  • 1: 無効なコマンド割り込みを有効にします。
  • 0: 無効なコマンド割り込みを無効にします。
2 Reserved - - 予約済み
1 EN_CMD_FIFO_NOT_FULL R/W 0x0 コマンドFIFOがフルの状態を示す割り込みのイネーブル
  • 1: FIFOがフルの状態を示す割り込みを有効にします。
  • 0: FIFOがフルの状態を示す割り込みを無効にします。
0 EN_DATA_VALID R/W 0x0 データ有効割り込みのイネーブル
  • 1: データ有効割り込みを有効にします。
  • 0: データ有効割り込みを無効にします。
7 暗号化サービス機能は、 Agilex™ 7および Agilex™ 5デバイスでのみ利用可能です。