Mailbox Client Intel® FPGA IPユーザーガイド

ダウンロード PDF
ID 683290
日付 4/01/2024
Public
ドキュメント目次
ドキュメント目次 x
1. Mailbox Client Intel® FPGA IPユーザーガイド 2. 付録: CONFIG_STATUS および RSU_STATUS エラーコードの詳細
1. Mailbox Client Intel® FPGA IPユーザーガイド x
1.1. リリース情報 1.2. デバイスファミリーのサポート 1.3. パラメーター 1.4. Mailbox Client Intel® FPGA IPコアのインターフェイス信号 1.5. Mailbox Client Intel FPGA IP Avalon® Memory-Mappedインターフェイス 1.6. コマンドおよび応答 1.7. コマンドFIFOと応答FIFOの深度指定 1.8. 暗号化サービスの有効化 1.9. Mailbox Client Intel® FPGA IPの使用 1.10. クアッドSPIフラッシュ Mailbox Client Intel FPGA IPコアにアクセスするユースケース例 1.11. Nios® IIおよび Nios® VプロセッサーのHALドライバー 1.12. Mailbox Client Intel FPGA IPユーザーガイド・アーカイブ 1.13. Mailbox Client Intel® FPGA IPユーザーガイドの改訂履歴
1.4. Mailbox Client Intel® FPGA IPコアのインターフェイス信号 x
1.4.1. クロック・インターフェイスとリセット・インターフェイス 1.4.2. Avalon® Memory-Mappedインターフェイス 1.4.3. AXIマネージャー・インターフェイス
1.5. Mailbox Client Intel FPGA IP Avalon® Memory-Mappedインターフェイス x
1.5.1. 割り込みイネーブルレジスター 1.5.2. 割り込みステータスレジスター 1.5.3. タイマーレジスター
1.6. コマンドおよび応答 x
1.6.1. 操作コマンド 1.6.2. エラーコードの応答 1.6.3. エラーコードの回復
1.11. Nios® IIおよび Nios® VプロセッサーのHALドライバー x
1.11.1. Mailbox Client HAL API 1.11.2. LibRSU HAL API
1.11.1. Mailbox Client HAL API x
1.11.1.1. Mailbox ClientドライバーAPI
1.11.2. LibRSU HAL API x
1.11.2.1. コンフィグレーション・パラメーター 1.11.2.2. エラーコード 1.11.2.3. 有効なSPTまたはCPBなしでのLibRSU HAL APIの使用 1.11.2.4. データ型 1.11.2.5. 関数 1.11.2.6. RSUクライアントAPI
1. Mailbox Client Intel® FPGA IPユーザーガイド
2. 付録: CONFIG_STATUS および RSU_STATUS エラーコードの詳細

1.5. Mailbox Client Intel FPGA IP Avalon® Memory-Mappedインターフェイス

表 7.   Avalon® Memory-Mappedインターフェイス
オフセット (ワード) R/W 31 30:2 1 0
ベースアドレス + 0 W Command
ベースアドレス + 1 W Command last word (eop)
ベースアドレス + 2 R Command FIFO empty space
ベースアドレス + 3 なし 予約済み
ベースアドレス + 4 なし 予約済み
ベースアドレス + 5 R Response data
ベースアドレス + 6 R Response FIFO fill level EOP SOP
ベースアドレス + 7 R/W Interrupt enable register (IER)
ベースアドレス + 8 R Interrupt status register (ISR)
ベースアドレス + 9 R/W Timer 1 enable Timer 1 period
ベースアドレス + 10 R/W Timer 2 enable Timer 2 period

セクションの内容
割り込みイネーブルレジスター
割り込みステータスレジスター
タイマーレジスター

レベル 2 の表題