インテル® Stratix® 10 デバイス・データシート

ダウンロード PDF
ID 683181
日付 8/04/2017
Public
ドキュメント目次
ドキュメント目次 x
Stratix® 10 デバイス・データシート
Stratix® 10 デバイス・データシート x
電気的特性 スイッチング特性 コンフィグレーションの仕様 I/Oタイミング 用語集 1.6. 改訂履歴
電気的特性 x
動作条件
動作条件 x
絶対最大定格 最大許容オーバーシュート/アンダーシュート電圧 推奨動作条件 DC特性 I/O規格の仕様
推奨動作条件 x
推奨動作条件 トランシーバー電源の動作条件 HPS電源の動作条件
DC特性 x
供給電流と消費電力 I/Oピンのリーク電流 バスホールド特性 OCTキャリブレーション精度の仕様 キャリブレーションなしOCTの抵抗許容差の仕様 内部ウィークプルアップ抵抗
I/O規格の仕様 x
シングルエンドI/O規格の仕様 シングルエンドSSTLおよびHSTL I/Oリファレンス電圧の仕様 シングルエンドSSTL、HSTL、およびHSUL I/O規格の信号の仕様 SSTL差動I/O規格の仕様 差動HSTL I/Oおよび差動HSUL I/O規格の仕様 差動I/O規格の仕様
スイッチング特性 x
Lタイル・トランシーバー性能の仕様 Hタイル・トランシーバー性能の仕様 Eタイル・トランシーバー性能の仕様 コア性能の仕様 ペリフェラル性能の仕様 HPS性能の仕様– 暫定版
Lタイル・トランシーバー性能の仕様 x
Stratix® 10 GX/SXデバイスLタイルのトランシーバー性能 Stratix® 10 GX/SXデバイスLタイルのトランシーバーの仕様
Hタイル・トランシーバー性能の仕様 x
Stratix® 10 GX/SXデバイスHタイルのトランシーバー性能 Stratix® 10 GX/SXデバイスHタイルのトランシーバーの仕様
Eタイル・トランシーバー性能の仕様 x
Stratix® 10 GX/SXデバイスEタイルのトランシーバー性能 トランシーバー・リファレンス・クロックの仕様 Stratix® 10 デバイスEタイルのトランスミッターの仕様 Stratix® 10 デバイスEタイルのレシーバーの仕様
コア性能の仕様 x
クロックツリーの仕様 PLLの仕様 DSPブロックの仕様 メモリーブロックの仕様 内部温度検知ダイオードの仕様 内部電圧センサーの仕様
PLLの仕様 x
fPLLの仕様 I/O PLLの仕様
ペリフェラル性能の仕様 x
高速I/Oの規格 DPAロック時間の仕様 LVDSソフトCDR/DPA正弦ジッター許容値の仕様 DLL範囲の仕様 1.2.5.5. DQSロジックブロックの仕様 メモリー出力クロックジッターの仕様 OCTキャリブレーション・ブロックの仕様
HPS性能の仕様– 暫定版 x
HPSクロックの性能– 暫定版 HPS PLLの仕様– 暫定版 HPS SPIのタイミング特性– 暫定版 HPS SD/MMCタイミングの特性 – 暫定版 HPS USB UPLIのタイミング特性 – 暫定版 HPS Ethernet Media Access Controller (EMAC) のタイミング特性– 暫定版 HPS I2Cのタイミング特性– 暫定版 HPS NANDのタイミング特性– 暫定版 HPSトレースタイミングの特性– 暫定版 HPS GPIOインターフェイス– 暫定版 HPS JTAGのタイミング特性– 暫定版 HPSプログラマブルI/Oのタイミング特性– 暫定版
HPS PLLの仕様– 暫定版 x
HPS PLL入力の要件– 暫定版 HPS PLLの性能– 暫定版
コンフィグレーションの仕様 x
PORの仕様 外部コンフィグレーション・クロック・ソースの要件 JTAGコンフィグレーション・タイミング ASコンフィグレーション・タイミング Avalon–STのコンフィグレーション・タイミング 1.3.6. NANDコンフィグレーション・タイミング 1.3.7. SD/MMCコンフィグレーション・タイミング 1.3.8. 初期化 コンフィグレーション・ビット・ストリームのサイズ 1.3.10. 最小コンフィグレーション時間の見積もり
Stratix® 10 デバイス・データシート

OCTキャリブレーション精度の仕様

オンチップ終端 (OCT) キャリブレーションをイネーブルすると、キャリブレーションはキャリブレーション・ブロックに接続されたI/Oのパワーアップ時に自動的に実行されます。

表 10.   Stratix® 10 デバイスのOCTキャリブレーション精度の仕様 — 暫定版調整済みのオンチップ直列終端 (RS OCT) およびオンチップ並列終端 (RT OCT) のキャリブレーション精度は、キャリブレーション時に適用可能です。キャリブレーション後にプロセス、電圧、および温度 (PVT) 条件が変化する場合、許容値も変動することがあります。
シンボル 説明 条件 (V) キャリブレーション精度 単位
–E1、–I1 –E2、–I2 –E3、–I3
48–Ω、60–Ω、80–Ω、および240–Ω RS キャリブレーション付き内部直列終端 (48–Ω、60–Ω、80–Ω、および240–Ω設定) VCCIO = 1.2 ±15 ±15 ±15 %
34–Ωおよび40–Ω RS キャリブレーション付き内部直列終端 (34–Ωおよび40–Ω設定) VCCIO = 1.5、1.35、1.25、1.2 ±15 ±15 ±15 %
25–Ωおよび50–Ω RS キャリブレーション付き内部直列終端 (25–Ωおよび50–Ω設定) VCCIO = 3.0、1.8、1.5、1.2 ±15 ±15 ±15 %
34–Ω、40–Ω、48–Ω、60–Ω、80–Ω、120–Ω、および240–Ω RT キャリブレーション付き内部並列終端 (34–Ω、40–Ω、48–Ω、60–Ω、80–Ω、120–Ω、および240–Ω設定) POD12 I/O規格、

VCCIO = 1.2

±15 ±15 ±15 %
34–Ω、48–Ω、80–Ω、および240–Ω RT キャリブレーション付き内部並列終端 (34–Ω、48–Ω、80–Ω、および240–Ω設定) VCCIO = 1.2 –10～+40 –10～+40 –10～+40 %
40–Ω、60–Ω、および120–Ω RT キャリブレーション付き内部並列終端 (40–Ω、60–Ω、および120–Ω設定) VCCIO = 1.5、1.35、1.25、1.2 –10～+40 –10～+40 –10～+40 %
25–Ω RT キャリブレーション付き内部並列終端 (25–Ω設定) VCCIO = 1.5 –10～+40 –10～+40 –10～+40 %
50–Ω RT キャリブレーション付き内部並列終端 (50–Ω設定) VCCIO = 1.8、1.5、1.2 –10～+40 –10～+40 –10～+40 %
レベル 2 の表題