EPCQ-Aシリアル・コンフィグレーション・デバイスのデータシート

ダウンロード PDF
ID 683818
日付 10/01/2019
Public
ドキュメント目次
ドキュメント目次 x
1. EPCQ-Aシリアル・コンフィグレーション・デバイス ユーザーガイド
1. EPCQ-Aシリアル・コンフィグレーション・デバイス ユーザーガイド x
1.1. サポートされるデバイス 1.2. 特性 1.3. 動作条件 1.4. ピン情報 1.5. デバイスパッケージおよび注文コード 1.6. メモリー・アレイの構成 1.7. メモリー・オペレーション 1.8. ステータスレジスター 1.9. オペコードの概要 1.10. 電源モード 1.11. タイミング情報 1.12. プログラミングおよびコンフィグレーション・ファイルのサポート 1.13. 10GBASE-KR PHYレジスターの定義 1.14. EPCQ-Aシリアル・コンフィグレーション・デバイスのデータシートのドキュメント改訂履歴
1.3. 動作条件 x
1.3.1. 絶対最大定格 1.3.2. 推奨動作条件 1.3.3. DC操作条件 1.3.4. 測定条件 1.3.5. ICC供給電流 1.3.6. キャパシタンス
1.4. ピン情報 x
1.4.1. EPCQ4A、EPCQ16A、およびEPCQ32Aデバイスのピンアウト図 1.4.2. EPCQ64AおよびEPCQ128Aデバイスのピンアウト図 1.4.3. EPCSデバイスピンの概要
1.5. デバイスパッケージおよび注文コード x
1.5.1. パッケージ 1.5.2. 製品コード
1.6. メモリー・アレイの構成 x
1.6.1. EPCQ4Aのアドレス範囲 1.6.2. EPCQ16Aのアドレス範囲 1.6.3. EPCQ32Aのアドレス範囲 1.6.4. EPCQ64Aのアドレス範囲 1.6.5. EPCQ128Aのアドレス範囲
1.7. メモリー・オペレーション x
1.7.1. タイミング要件
1.8. ステータスレジスター x
1.8.1. ステータス読み出し操作 1.8.2. ステータス書き込み操作
1.9. オペコードの概要 x
1.9.1. Read Bytesオペレーション(03h) 1.9.2. Fast Readオペレーション(0Bh) 1.9.3. Extended Dual Input Fast Readオペレーション (BBh) 1.9.4. Extended Quad Input Fast Readオペレーション（EBh） 1.9.5. デバイス識別子読み出し操作 1.9.6. Read Silicon Identificationオペレーション（ABh） 1.9.7. 書き込みイネーブル操作 1.9.8. Write Disableオペレーション (04h) 1.9.9. Write Bytesオペレーション (02h) 1.9.10. Quad Input Fast Write Bytesオペレーション（32h） 1.9.11. 一括消去操作完了時 1.9.12. Erase Sectorオペレーション (D8h) 1.9.13. Erase Subsectorオペレーション（20h） 1.9.14. Read SFDP Registerオペレーション (5Ah)
1.11. タイミング情報 x
1.11.1. 書き込み操作のタイミング図 1.11.2. 読み出し操作のタイミング図
1. EPCQ-Aシリアル・コンフィグレーション・デバイス ユーザーガイド

1.2. 特性

EPCSデバイスは次の特長を備えています。

  • アクティブシリアル（AS）x 1またはAS x 4コンフィグレーション・スキームをサポートするデバイスにおけるシリアルまたはクアッドシリアルFPGAコンフィグレーション1
  • 低コスト、低ピン数である不揮発性メモリー
  • 2.7 Vから3.6 Vまでの動作電圧
  • EPCQ4A、EPCQ16A、およびEPCQ32Aデバイス向け8ピン・スモール・アウトラインIC（SOIC）パッケージで使用可能
  • EPCQ64AおよびEPCQ128Aデバイス向け16ピンSOICパッケージで使用可能
  • 100,000回以上のプログラム／消去回数を持つ再プログラミング可能なメモリー
  • ステータスレジスタービットを用いたメモリー・セクターへの書き込み保護をサポート
  • 単一オペレーション・コードを使用した、メモリー全体の高速読み込み、拡張デュアル入力高速読み込み、および拡張クワッド入力高速読み込み
  • SRunnerソフトウェア・ドライバーを使用した外部マイクロ・プロセッサーによる再プログラム可能
  • SRunnerソフトウェア・ドライバーを使用してのインシステム・プログラミング（ISP）のサポート
  • インテル® FPGAダウンロード・ケーブルII、 インテル® FPGAダウンロード・ケーブル、またはインテル FPGAイーサネット・ケーブルによるISPサポート
  • デフォルトで消去され、ビットが1にセットされているメモリー・アレイ
  • 20年以上のデータ保持
  • JEDEC標準のSerial Flash Discoverable Parameter（SFDP）をサポート
1 AS x4は、EPCQ4Aには適用されません。
レベル 2 の表題