1.11.2. 読み出し操作のタイミング図

EPCQ-Aシリアル・コンフィグレーション・デバイスのデータシート

ダウンロード PDF

ID 683818

日付 10/01/2019

バージョン current

Public

1.11.2. 読み出し操作のタイミング図

図 21. 読み出し操作のタイミング図

表 25. 読み出し操作パラメーター
シンボル	パラメーター	最小値	最大値	単位
f_RCLK	バイト読み出し操作の読み出しクロック周波数（FPGAまたはエンベデッド・プロセッサーより）	—	50	MHz
f_RCLK	高速バイト読み出し操作の高速読み出しクロック周波数（FPGAまたはエンベデッド・プロセッサーより）	—	100	MHz
tCH	EPCQ4Aの`DCLK` Highタイム	4または6 ¹³	—	ns
tCH	EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aの`DCLK` Highタイム	3.4または9 ¹⁴	—	ns
tCL	EPCQ4Aの`DCLK` Lowタイム	4または6	—	ns
tCL	EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aの`DCLK` Lowタイム	3.4または9		ns
t_ODIS	読み出し後の出力ディスエーブル時間	—	7	ns
t_CLQV	EPCQ4AのClock Low to Output Valid	—	8	ns
t_CLQV	EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128AのClock Low to Output Valid	—	6	ns
t_CLQX	EPCQ4Aの出力ホールドタイム	0	—	ns
t_CLQX	EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aの出力ホールドタイム	1.5	—	ns

¹³ Fast Readに対しては4 nsで、Readに対しては6 nsです。

¹⁴ Fast Readに対しては3.4 nsで、Readに対しては9 nsです。