1.8. ステータスレジスター

EPCQ-Aシリアル・コンフィグレーション・デバイスのデータシート

ダウンロード PDF

ID 683818

日付 10/01/2019

バージョン current

Public

表 16. ステータス・レジスタ・ビット
ビット	R/W	デフォルト値	名	値	説明
7	R/W	0 ⁴	予約済み
6	R/W	0⁴	予約済み
5	R/W	0	TB（トップ/ボトムビット）	1 =保護領域はメモリーアレイの下部から始まります。 0 =保護領域はメモリーアレイの先頭から始まります。	保護領域がメモリーアレイの上部または下部から始まることを確認します。
4	R/W	0	BP2 ⁵	表 17から表 21までブロック保護ビットと、それに基づくEPCSデバイスの保護エリアを示します。	不揮発性のブロック保護ビットは、意図しない書き込みまたは消去から保護されるメモリー・エリアを決定します。
3	R/W	0	BP1⁵M512
2	R/W	0	BP0⁵M512
1	R	0	WEL (Write Enable Latch Bit)	1 =次の操作の実行を許可します。 Write Bytes Write Status Register Erase Bulk Erase Sector 0 =上記の操作を拒否します。	特定の操作の実行を許可または拒否します。
0	R	0	WIP (Write in Progressビット)	1 =次のいずれかの操作が進行中です。 Write Status Register Write Bytes Erase 　 0 = UFM WRITE またはERASE サイクルなし。	進行中のコマンドがあるかどうかを示します。

⁴ これらのビットを1にプログラムしないでください。

⁵ バルク消去およびダイ消去操作は、すべてのブロック保護ビットが0に設定されている場合にのみ使用できます。ブロック保護ビットのいずれかが1に設定されている場合、関連する領域は、バイト書き込み操作による書き込みやセクター消去操作による消去から保護されます。