インテル® FPGA SDK for OpenCL™プロ・エディション: プログラミング・ガイド

ダウンロード PDF
ID 683846
日付 4/01/2019
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA SDK for OpenCL™ の概要 2. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーのカーネル・コンパイル・フロー 3. ソフトウェア、コンパイラー、カスタム・プラットフォームに関する一般的な情報の取得 4. FPGAボードの管理 5. OpenCLカーネルの構築 6. ホスト・アプリケーションの設計 7. OpenCL カーネルのコンパイル 8. OpenCLカーネルのエミュレーションとデバッグ 9. カーネルのreport.htmlファイルのレビュー 10. OpenCLカーネルのプロファイリング 11. インテル® Code Builder for OpenCL™ を使用するOpenCL™アプリケーションの開発 12. インテル® FPGA SDK for OpenCL™ のアドバンスト機能 A. OpenCL機能のサポート状況 B. インテル® FPGA SDK for OpenCL™ プロ・エディション・プログラミング・ガイドの改訂履歴
1. インテル® FPGA SDK for OpenCL™ の概要 x
1.1. インテル FPGA SDK for OpenCL プロ・エディション・プログラミング・ガイドのご利用における前提条件 1.2. インテル FPGA SDK for OpenCLのFPGAプログラミング・フロー
2. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーのカーネル・コンパイル・フロー x
2.1. シンプルなカーネルに向けたワンステップ・コンパイル 2.2. 複数のステップによる インテル® FPGA SDK for OpenCL™ プロ・エディション・デザイン・フロー
3. ソフトウェア、コンパイラー、カスタム・プラットフォームに関する一般的な情報の取得 x
3.1. ソフトウェア・バージョンの表示 (version) 3.2. コンパイラー・バージョンの表示 (-version) 3.3. インテル FPGA SDK for OpenCL ユーティリティー・コマンド・オプション・リストの表示 (help) 3.4. インテル FPGA SDK for OpenCL オフライン・コンパイラー・コマンド・オプション・リストの表示 (引数なし、-help、-h) 3.5. 利用可能なFPGAボードとカスタム・プラットフォームのリスト表示 (-list-boardsおよび-list-board-packages) 3.6. OpenCLバイナリーのコンパイル環境の表示 (env)
3.3. インテル FPGA SDK for OpenCL ユーティリティー・コマンド・オプション・リストの表示 (help) x
3.3.1. インテル® FPGA SDK for OpenCL™ ユーティリティー・コマンド・オプション情報の表示 (help <command_option>)
4. FPGAボードの管理 x
4.1. FPGAボードのインストール (install) 4.2. FPGAボードのアンインストール (uninstall) 4.3. FPGAボードのデバイス名の照会 (diagnose) 4.4. ボード診断テストの実行 (diagnose <device_name>) 4.5. オフラインまたはホストなしでのFPGAのプログラミング (program <device_name>) 4.6. フラッシュメモリーのプログラミング (flash <device_name>)
5. OpenCLカーネルの構築 x
5.1. カーネルの命名ガイドライン 5.2. データの処理効率を最適化するためのプログラミング手法 5.3. ローカル・メモリー・サイズへのポインターの最適化に向けたプログラミング手法 5.4. インテル® FPGA SDK for OpenCL™ チャネル拡張の実装 5.5. OpenCLパイプの実装 5.6. 任意精度での整数の実装 5.7. 条件付きコンパイルにおける定義済みプリプロセッサー・マクロの使用 5.8. __constantアドレス空間修飾子の宣言 5.9. 構造体データ型をOpenCLカーネルに引数として含める 5.10. レジスターの推論 5.11. 倍精度浮動小数点演算の有効化 5.12. 単一ワークアイテム・カーネルに向けた単一サイクル浮動小数点アキュムレーター 5.13. 整数のプロモーション規則
5.2. データの処理効率を最適化するためのプログラミング手法 x
5.2.1. ループ展開 (unroll Pragma) 5.2.2. ネスト化されたループの結合 5.2.3. ループ開始間隔の指定 (II) 5.2.4. ループの並列性 (max_concurrency Pragma) 5.2.5. ループの投機的実行 (speculated_iterations Pragma) 5.2.6. ワークグループ・サイズの指定 5.2.7. 計算ユニット数の指定 5.2.8. SIMDワークアイテム数の指定 5.2.9. メモリー属性の指定
5.4. インテル® FPGA SDK for OpenCL™ チャネル拡張の実装 x
5.4.1. インテル® FPGA SDK for OpenCL™ チャネル拡張の概要 5.4.2. チャネルにおけるデータの動作 5.4.3. チャネルに対する複数のワークアイテムの順序付け 5.4.4. インテル® FPGA SDK for OpenCL™ チャネル拡張の実装における制約 5.4.5. OpenCLカーネルに向けた インテル® FPGA SDK for OpenCL™ チャネルの有効化
5.4.3. チャネルに対する複数のワークアイテムの順序付け x
5.4.3.1. チャネルのワークアイテムのシリアル実行
5.4.5. OpenCLカーネルに向けた インテル® FPGA SDK for OpenCL™ チャネルの有効化 x
5.4.5.1. チャネルのハンドル宣言 5.4.5.2. ブロッキングのチャネル書き込みの実装 5.4.5.3. ブロッキングのチャネル読み取りの実装 5.4.5.4. ioチャネル属性を使用したI/Oチャネルの実装 5.4.5.5. I/Oチャネルのエミュレーション 5.4.5.6. インテル® FPGA SDK for OpenCL™ チャネル実装を活用したモデル例 5.4.5.7. depth属性を使用するバッファーされたチャネルの実装 5.4.5.8. チャネルの呼び出し順序の強制
5.5. OpenCLパイプの実装 x
5.5.1. OpenCLパイプ機能の概要 5.5.2. パイプデータの動作 5.5.3. パイプにおける複数のワークアイテムの順序付け 5.5.4. OpenCLのパイプ実装における制約 5.5.5. カーネルに向けたOpenCLパイプの有効化 5.5.6. ホストパイプを介したカーネルとの直接通信
5.5.3. パイプにおける複数のワークアイテムの順序付け x
5.5.3.1. パイプにおけるワークアイテムのシリアル実行
5.5.5. カーネルに向けたOpenCLパイプの有効化 x
5.5.5.1. 他のOpenCL SDKとの互換性の確保 5.5.5.2. パイプハンドルの宣言 5.5.5.3. パイプ書き込みの実装 5.5.5.4. パイプ読み出しの実装 5.5.5.5. depth属性を使用するバッファーされたパイプの実装 5.5.5.6. io属性を使用したI/Oパイプの実装 5.5.5.7. パイプ呼び出し順序の強制
5.5.6. ホストパイプを介したカーネルとの直接通信 x
5.5.6.1. intel_host_accessibleカーネル引数属性オプション 5.5.6.2. ホストがアクセス可能なパイプカーネル引数にバインドされたcl_memパイプ・オブジェクトと通信するためのAPI関数 5.5.6.3. ホストがアクセス可能なパイプの作成 5.5.6.4. cl_intel_fpga_host_pipe拡張機能の使用例 カーネルコード ホストコード
5.9. 構造体データ型をOpenCLカーネルに引数として含める x
5.9.1. ホストとカーネルにおける構造体データ型のデータレイアウトの一致 5.9.2. データ構造パディング挿入の無効化 5.9.3. 構造体のアライメントの指定
5.10. レジスターの推論 x
5.10.1. シフトレジスターの推論
5.12. 単一ワークアイテム・カーネルに向けた単一サイクル浮動小数点アキュムレーター x
5.12.1. アキュムレーターを推論するためのプログラミング手法
6. ホスト・アプリケーションの設計 x
6.1. ホストのプログラミング要件 6.2. グローバルメモリーの手動分割におけるOpenCLバッファーの割り当て 6.3. カーネル実行中におけるプロファイル・データの収集 6.4. カスタム・プラットフォーム固有の関数へのアクセス 6.5. 構造パラメーター変換に向けたホストプログラムの変更 6.6. ホスト・アプリケーションの管理 6.7. SoCをターゲットとするOpenCL カーネルへの共有メモリーの割り当て 6.8. 徐々に速度低下するOpenCLシステムのデバッグ
6.1. ホストのプログラミング要件 x
6.1.1. ホストマシンのメモリー要件 6.1.2. ホストバイナリーの要件 6.1.3. 複数のホストスレッド 6.1.4. 順不同のコマンドキュー 6.1.5. カーネルを同時に実行するための複数のコマンドキューにおける要件
6.2. グローバルメモリーの手動分割におけるOpenCLバッファーの割り当て x
6.2.1. 同じメモリータイプの複数のインターフェイスでのバッファーの分割 6.2.2. 異なるメモリータイプ (異種メモリー) 間でのバッファーの分割 6.2.3. ホスト・アプリケーションでのパイプ・オブジェクトの作成
6.3. カーネル実行中におけるプロファイル・データの収集 x
6.3.1. エンキューされたカーネルおよび自動実行カーネルのプロファイリング 6.3.2. プロファイル・データの取得 6.3.3. 複数の自動実行プロファイリング呼び出し
6.6. ホスト・アプリケーションの管理 x
6.6.1. Makefileフラグメント例の表示 (example-makefileまたはmakefile) 6.6.2. ホスト・アプリケーションのコンパイルとリンク 6.6.3. OpenCL ICD拡張APIの使用 6.6.4. ホストを経由したFPGAのプログラミング 6.6.5. ランタイム環境の終了とエラー回復
6.6.2. ホスト・アプリケーションのコンパイルとリンク x
6.6.2.1. ホスト・アプリケーションとKhronos ICD Loader Libraryのリンク 6.6.2.2. ホスト・アプリケーションをコンパイルするためのフラグの表示 (compile-config) 6.6.2.3. OpenCLホスト・ランタイム・ライブラリーおよびMMDライブラリーへのパスの表示 (ldflags) 6.6.2.4. OpenCLホスト・ランタイム・ライブラリーおよびMMDライブラリーのリスト表示 (ldlibs) 6.6.2.5. OpenCLホスト・ランタイム・ライブラリーおよびMMDライブラリーに関する情報の表示 (link-config または linkflags)
6.6.4. ホストを経由したFPGAのプログラミング x
6.6.4.1. 複数のFPGAデバイスのプログラミング
7. OpenCL カーネルのコンパイル x
7.1. ハードウェアのコンフィグレーション・ファイルを作成するためのカーネルのコンパイル 7.2. ハードウェアを構築せずに行うカーネルのコンパイル (-c) 7.3. ハードウェアを構築せずに行うカーネルまたはオブジェクト・ファイルのコンパイルおよびリンク (-rtl) 7.4. ヘッダーファイル位置の指定 (-I=<directory>) 7.5. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーの出力ファイル名の指定 (-o <filename>) 7.6. 特定のFPGAボードとカスタム・プラットフォームに対するカーネルのコンパイル (-board=<board_name>) および (-board-package=<board_package_path>) 7.7. カーネルコンパイル時のハードウェア生成フィッティング・エラーの解決 (-high-effort) 7.8. カーネルのFmaxターゲットのスケジュール指定 (-fmax=<fmax target in MHz>) 7.9. カーネル・パラメーターを指定するためのプリプロセッサー・マクロの定義 (-D<macro_name>) 7.10. コンパイル進捗レポートの生成 (-v) 7.11. リソース推定使用率要約の画面表示 (-report) 7.12. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーの警告メッセージの抑制 (-W) 7.13. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーの警告メッセージのエラーメッセージへの変換 (-Werror) 7.14. コンパイラー・レポートのデバッグデータの削除および.aocxファイルのソースコードの削除 (-g0) 7.15. グローバルメモリーのバーストインターリーブの無効化 (-no-interleaving=<global_memory_type>) 7.16. グローバルメモリーのリング型相互接続の強制 (-global-ring) 7.17. グローバルメモリーへの書き込みスループット向上に向けたストアリングの複製 (-duplicate-ring) 7.18. コンスタント・メモリー・キャッシュ・サイズのコンフィグレーション (-const-cache-bytes=<N>) 7.19. 浮動小数点演算処理順序の緩和 (-fp-relaxed) 7.20. 浮動小数点演算における丸め処理の削減 (-fpc) 7.21. OpenCLコンパイルの高速化 (-fast-compile) 7.22. カーネルのインクリメンタル・コンパイル (-incremental) 7.23. メモリーの誤り訂正符号をともなうカーネルのコンパイル (-ecc) 7.24. ハードウェアのカーネル呼び出しキューの無効化 (-no-hardware-kernel-invocation-queue) 7.25. ハンドシェイク・プロトコルの変更 (-hyper-optimized-handshaking)
7.22. カーネルのインクリメンタル・コンパイル (-incremental) x
7.22.1. インクリメンタル・コンパイル・レポート 7.22.2. インクリメンタル・コンパイルのその他のコマンドオプション 7.22.3. インクリメンタル・コンパイル・フィーチャーの制限
8. OpenCLカーネルのエミュレーションとデバッグ x
8.1. 高速エミュレーターの設定 8.2. エミュレーションに向けたチャネル・カーネル・コードの変更 8.3. エミュレーションに向けたカーネルのコンパイル (-march=emulator -fast-emulator) 8.4. OpenCLカーネルのエミュレーション 8.5. LinuxにおけるOpenCLカーネルのデバッグ 8.6. インテル® FPGA SDK for OpenCL™ Emulatorの制限 8.7. ハードウェアとエミュレーターの結果の不一致 8.8. 高速エミュレーターの環境変数 8.9. 高速エミュレーターでサポートされている拡張機能 8.10. 高速エミュレーターの既知の問題 8.11. レガシー・エミュレーターの使用
8.2. エミュレーションに向けたチャネル・カーネル・コードの変更 x
8.2.1. 値によってチャネルまたはパイプを渡すカーネルのエミュレーション 8.2.2. チャネル深度のエミュレーション
8.11. レガシー・エミュレーターの使用 x
8.11.1. レガシー・エミュレーターでのエミュレーションに向けたカーネルのコンパイル (-march=emulator) 8.11.2. レガシー・エミュレーターでのOpenCLカーネルのエミュレーション 8.11.3. Linuxにおけるレガシー・エミュレーターでのOpenCLカーネルのデバッグ
8.11.1. レガシー・エミュレーターでのエミュレーションに向けたカーネルのコンパイル (-march=emulator) x
8.11.1.1. レガシー・エミュレーターでのチャネル深度のエミュレーション
10. OpenCLカーネルのプロファイリング x
10.1. パフォーマンス・カウンターを使用したカーネル・パイプラインの測定 (-profile) 10.2. インテル® FPGA Dynamic Profiler for OpenCL™ GUIの起動 (report) 10.3. 自動実行カーネルのプロファイリング
11. インテル® Code Builder for OpenCL™ を使用するOpenCL™アプリケーションの開発 x
11.1. Microsoft Visual Studioに向けた インテル® Code Builder for OpenCL™ オフライン・コンパイラー・プラグインのコンフィグレーション 11.2. Eclipseに向けた インテル® Code Builder for OpenCL™ オフライン・コンパイラー・プラグインのコンフィグレーション 11.3. インテル® Code Builder for OpenCL™ でのセッションの作成 11.4. セッションのコンフィグレーション
12. インテル® FPGA SDK for OpenCL™ のアドバンスト機能 x
12.1. OpenCLライブラリー 12.2. カーネルのメモリーシステムをコンフィグレーションするメモリー属性 12.3. ハードウェア使用量のオーバーヘッド低減に向けたカーネル属性 12.4. num_compute_units(X,Y,Z) 属性を使用したカーネルの複製 12.5. カーネル内に登録される割り当ての組み込み関数
12.1. OpenCLライブラリー x
12.1.1. RTLモジュールとOpenCLパイプラインの理解 12.1.2. OpenCLライブラリーに向けたOpenCLヘルパー関数ファイルのパッケージ化 12.1.3. OpenCLライブラリーに向けたRTLコンポーネントのパッケージ化 12.1.4. RTLモジュールの検証 12.1.5. 複数のオブジェクト・ファイルのライブラリー・ファイルへのパッケージ化 12.1.6. OpenCLカーネルコンパイル時のOpenCLライブラリーの指定 12.1.7. シミュレーションによるOpenCLライブラリーのデバッグ (プレビュー) 12.1.8. シンプルな関数で動作するOpenCLライブラリーの使用 (例1) 12.1.9. 外部メモリーと動作するOpenCLライブラリーの使用 (例2) 12.1.10. OpenCLライブラリーのコマンドライン・オプション
12.1.1. RTLモジュールとOpenCLパイプラインの理解 x
12.1.1.1. インテルFPGA SDK for OpenCLパイプラインのアプローチの概要 12.1.1.2. RTLモジュールのインテル FPGA SDK for OpenCLパイプラインへの統合 12.1.1.3. ストールのないRTL 12.1.1.4. RTLモジュール・インターフェイス 12.1.1.5. Avalon Streaming (Avalon-ST) インターフェイス 12.1.1.6. RTLリセットおよびクロック信号 12.1.1.7. RTLモジュールのXML構文 12.1.1.8. RTLモジュールと外部メモリーの通信 12.1.1.9. RTLモジュールに入るスレッドの順序 12.1.1.10. RTLモジュールのOpenCL Cモデル 12.1.1.11. RTLモジュールとパーシャル・リコンフィグレーションにおける潜在的な非互換性
12.1.1.6. RTLリセットおよびクロック信号 x
12.1.1.6.1. ストールのないRTLモジュールおよびストールをサポートするRTLモジュールの インテル® Stratix® 10デザイン固有のリセット要件
12.1.1.7. RTLモジュールのXML構文 x
12.1.1.7.1. ATTRIBUTESを指定するXML要素 12.1.1.7.2. INTERFACEを指定するXML要素 12.1.1.7.3. リソースを指定するXML要素
12.1.3. OpenCLライブラリーに向けたRTLコンポーネントのパッケージ化 x
12.1.3.1. インテル® FPGA SDK for OpenCL™ ライブラリー機能に対するRTLサポートの制約と制限
12.1.7. シミュレーションによるOpenCLライブラリーのデバッグ (プレビュー) x
12.1.7.1. シミュレーションに向けたライブラリーのコンパイル (-march=emulator) 12.1.7.2. OpenCL* ライブラリーのシミュレーション 12.1.7.3. シミュレーターの制限
12.2. カーネルのメモリーシステムをコンフィグレーションするメモリー属性 x
12.2.1. 変数固有の属性を使用する際の制約
12.3. ハードウェア使用量のオーバーヘッド低減に向けたカーネル属性 x
12.3.1. カーネル・インターフェイスに向けたハードウェア
12.3.1. カーネル・インターフェイスに向けたハードウェア x
12.3.1.1. カーネルIDを生成し振り分けるハードウェアの省略 12.3.1.2. ホストとカーネル間の通信ハードウェアの省略 12.3.1.3. clEnqueueNDRangeKernel APIのglobal_work_offset引数をサポートするハードウェアの省略
12.4. num_compute_units(X,Y,Z) 属性を使用したカーネルの複製 x
12.4.1. get_compute_id() 関数を使用した複製カーネルのカスタマイズ 12.4.2. カーネルコピーでのチャネル使用
A. OpenCL機能のサポート状況 x
A.1. OpenCL1.0の機能のサポート状況 A.2. OpenCL 1.2の機能のサポート状況 A.3. OpenCL 2.0の機能のサポート状況 A.4. インテル® FPGA SDK for OpenCL™ の割り当てにおける制限
A.1. OpenCL1.0の機能のサポート状況 x
A.1.1. OpenCL1.0 Cプログラミング言語の実装 A.1.2. OpenCL Cプログラミング言語の制約 A.1.3. 組み込みジオメトリック関数の引数型 A.1.4. 数値コンプライアンスの実装 A.1.5. イメージのアドレス指定とフィルタリングの実装 A.1.6. アトミック関数 A.1.7. 埋め込みプロファイルの実装
A.2. OpenCL 1.2の機能のサポート状況 x
A.2.1. OpenCL 1.2のランタイムの実装 A.2.2. OpenCL 1.2 Cプログラミング言語の実装
A.3. OpenCL 2.0の機能のサポート状況 x
A.3.1. OpenCL 2.0のヘッダー A.3.2. OpenCL 2.0ランタイムの実装 A.3.3. OpenCL 2.0 Cプログラミング言語のパイプにおける制約
1. インテル® FPGA SDK for OpenCL™ の概要
2. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーのカーネル・コンパイル・フロー
3. ソフトウェア、コンパイラー、カスタム・プラットフォームに関する一般的な情報の取得
4. FPGAボードの管理
5. OpenCLカーネルの構築
6. ホスト・アプリケーションの設計
7. OpenCL カーネルのコンパイル
8. OpenCLカーネルのエミュレーションとデバッグ
9. カーネルのreport.htmlファイルのレビュー
10. OpenCLカーネルのプロファイリング
11. インテル® Code Builder for OpenCL™ を使用するOpenCL™アプリケーションの開発
12. インテル® FPGA SDK for OpenCL™ のアドバンスト機能
A. OpenCL機能のサポート状況
B. インテル® FPGA SDK for OpenCL™ プロ・エディション・プログラミング・ガイドの改訂履歴

5.5.6.4. cl_intel_fpga_host_pipe拡張機能の使用例

以下は、cl_intel_fpga_host_pipe拡張のカーネルとホストコードの例です。

カーネルコード

#pragma OPENCL EXTENSION cl_intel_fpga_host_pipe : enable

kernel void reader(__attribute__((intel_host_accessible)) __read_only pipe ulong4 host_in) {
  ulong4 val;
  if (read_pipe(host_in, &val)) {
    ....
  }
  ....
}

kernel void writer(__attribute__((intel_host_accessible)) __write_only pipe ulong4 device_out) {
  ulong4 val;
  ....
  if (write_pipe(device_out, &val)) {
    ....
  }
}

ホストコード

....

cl_kernel read_kern = clCreateKernel(program, "reader", NULL);

cl_kernel write_kern = clCreateKernel(program, "writer", NULL);

cl_mem read_pipe = clCreatePipe(context, CL_MEM_HOST_READ_ONLY,  sizeof( cl_ulong4 ), 128, // Number of packets that can be buffered  NULL, &error);

cl_mem write_pipe = clCreatePipe(context, CL_MEM_HOST_WRITE_ONLY, sizeof( cl_ulong4 ), 64,  // Number of packets that can be buffered   NULL, &error);

// Bind pipes to kernels
clSetKernelArg(read_kern, 0, sizeof(cl_mem), (void *)&write_pipe);
clSetKernelArg(write_kern, 0, sizeof(cl_mem), (void *)&read_pipe);

// Enqueue kernels
....

cl_ulong4 val
if (!clReadPipeIntelFPGA (read_pipe, &val)) {
  cl_int result = clWritePipeIntelFPGA (write_pipe, &val);
  // Check write success/failure and handle
  ....
}

....
レベル 2 の表題