Agilex™ 7 パワー・マネジメント・ユーザーガイド

ダウンロード PDF
ID 683373
日付 4/01/2024
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ パワー・マネジメントの概要 2. Agilex 7の電力の基礎 3. Agilex 7の電力およびI/Oステートシーケンス 4. Agilex 7のセンサー監視システム 5. Agilex 7の電力最適化の手法と機能 6. Agilex™ 7パワー・マネジメント・ユーザーガイドの改訂履歴
1. インテル® Agilex™ パワー・マネジメントの概要 x
1.1. パワーシステム・デザインのフェーズ 1.2. 電源
1.1. パワーシステム・デザインのフェーズ x
1.1.1. パワーツリーの選択 1.1.2. 消費電力の見積もり 1.1.3. 消費電力最適化 1.1.4. 電力の生成
2. Agilex 7の電力の基礎 x
2.1. 消費電力 2.2. 消費電力見積りの基礎 2.3. Intel® FPGA Power and Thermal Calculator 2.4. Power Analyzer
3. Agilex 7の電力およびI/Oステートシーケンス x
3.1. 概要 3.2. パワーアップ・シーケンス要件 3.3. Eタイルを備えたAgilex 7デバイスのパワーダウン・シーケンス要件 3.4. Agilex 7 Mシリーズデバイスののパワーダウン・シーケンス要件 3.5. フローティング電圧 3.6. パワーオンリセット
3.2. パワーアップ・シーケンス要件 x
3.2.1. 電源シーケンス中のGPIO、HPS、およびSDMバンクのI/Oピンのガイドライン
3.6. パワーオンリセット x
3.6.1. POR回路で監視される電源
4. Agilex 7のセンサー監視システム x
4.1. 電圧監視システム 4.2. 温度監視システム 4.3. センサーのデザインの考慮事項 4.4. Temperature Readingデザイン例
4.1. 電圧監視システム x
4.1.1. 電圧センサーの伝達関数
4.2. 温度監視システム x
4.2.1. ローカル温度センサー 4.2.2. リモート温度検知ダイオード 4.2.3. 温度センサーの位置 4.2.4. ローカル温度センサーの測定値の取得 4.2.5. 温度センサーのエラーコード
4.2.3. 温度センサーの位置 x
4.2.3.1. トランシーバー・バンクのおおよその位置の取得
4.3. センサーのデザインの考慮事項 x
4.3.1. 電圧監視のデザイン・ガイドライン 4.3.2. 温度モニターのデザイン・ガイドライン 4.3.3. トランシーバー・タイルのローカル温度センサーにおけるデザイン・ガイドライン 4.3.4. ガイドライン: Agilex 7 リモートTSDとインターフェイスする温度検知チップのキャリブレーション 4.3.5. ガイドライン: Rタイルのローカル温度センサーの読み出し
4.4. Temperature Readingデザイン例 x
4.4.1. ディレクトリー構造 4.4.2. ハードウェアとソフトウェアの要件 4.4.3. Temperature Readingデザイン例の説明 4.4.4. Temperature Readingデザイン例の使用 4.4.5. デザイン例とMailbox Client with Avalon® Streaming Interface IP間の相互作用の検証
4.4.4. Temperature Readingデザイン例の使用 x
4.4.4.1. Temperature Readingデザイン例の開始 4.4.4.2. Temperature Readingデザイン例のコンパイルとソフトウェア・オブジェクト・ファイルの生成 4.4.4.3. Temperature Readingデザイン例のプログラミングと起動 4.4.4.4. Temperature Readingデザイン例へのコマンドの送信
4.4.4.4. Temperature Readingデザイン例へのコマンドの送信 x
4.4.4.4.1. Temperature Readingデザイン例のデフォルトコマンド
5. Agilex 7の電力最適化の手法と機能 x
5.1. SmartVID標準電力デバイス 5.2. DSPおよびM20Kのパワー・ゲーティング 5.3. クロック・ゲーティング 5.4. 電源検出ライン 5.5. Quartus® Prime開発ソフトウェアの電力最適化の手法
5.1. SmartVID標準電力デバイス x
5.1.1. Agilex 7デバイスのSmartVID機能の実装 5.1.2. SDM Power Manager 5.1.3. 温度補償 5.1.4. Agilex 7 Power Management and VIDの実装ガイド
5.1.2. SDM Power Manager x
5.1.2.1. PMBusマスターモード 5.1.2.2. PMBusスレーブモード 5.1.2.3. フェイルセーフのメカニズム 5.1.2.4. 障害管理とエラー報告
5.1.4. Agilex 7 Power Management and VIDの実装ガイド x
5.1.4.1. Power Management and VIDパラメーターとオプションの指定
5.1.4.1. Power Management and VIDパラメーターとオプションの指定 x
5.1.4.1.1. Configuration Pinパラメーター 5.1.4.1.2. Power Management and VIDパラメーター 5.1.4.1.3. Power Management and VIDインターフェイスのQSF制約ガイド
1. インテル® Agilex™ パワー・マネジメントの概要
2. Agilex 7の電力の基礎
3. Agilex 7の電力およびI/Oステートシーケンス
4. Agilex 7のセンサー監視システム
5. Agilex 7の電力最適化の手法と機能
6. Agilex™ 7パワー・マネジメント・ユーザーガイドの改訂履歴

4.2.3.1. トランシーバー・バンクのおおよその位置の取得

トランシーバー・バンクのおおよその位置を把握するには、Chip Plannerでバンクの位置を確認します。

  1. メニューから、View > Task Window を選択します。
  2. Task 画面で、Tasks > Periphery Reports > Report All I/O Banks の順でダブルクリックします。
  3. Report 画面で、表 12のリストに表示されているバンクのみを選択します。
  4. ハイライト表示されているバンクと図 10を比較します。
  5. デバイスの位置と照らし合わせて、TSDのおおよその位置を把握します。
関連情報
レベル 2 の表題