インテルのみ表示可能 — GUID: fbx1550738573705
Ixiasoft
3.2. パワーアップ・シーケンス要件
Agilex 7デバイス内の電源レールは、3つのグループに分けられます。
次の図では、Agilex 7 FシリーズおよびIシリーズデバイスの電圧グループとそれに必要なパワーアップ・シーケンスを示しています。
図 2. Agilex 7 FシリーズおよびIシリーズデバイスのパワーアップ・シーケンス
次の図では、Agilex 7 Mシリーズデバイスに必要なパワーアップ・シーケンスを示しています。
図 3. Agilex 7 Mシリーズデバイスのパワーアップ・シーケンス
注: VCCBATは、次のグループのいずれにも属しません。VCCBATにはシーケンス要件はありません。VCCBATはセキュリティー・キーの内容を保持します。
VCCBAT接続ガイドラインおよび電源共有ガイドラインの詳細については、 Agilex™ 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ を参照してください。
| 電源グループ | FPGAコアおよびハード・プロセッサー・システム (HPS) | 追加の電圧レール | |||
|---|---|---|---|---|---|
| Eタイル | Pタイル | Fタイル | Rタイル | ||
| Group 1 | VCC VCCP VCCH VCCL_SDM VCCH_SDM VCCPLLDIG_SDM VCCL_HPS VCCPLLDIG_HPS |
VCCRT_GXE VCC_HSSI_GXE 1 VCCRTPLL_GXE |
VCC_HSSI_GXP VCCRT_GXP VCCFUSE_GXP |
VCC_HSSI_GXF VCCEHT_FHT_GXF VCCERT1_FHT_GXF VCCERT2_FHT_GXF |
VCC_HSSI_GXR VCCE_PLL_GXR VCCE_DTS_GXR VCCRT_GXR |
| Group 2 | VCCPT VCCPLL_SDM VCCADC VCCPLL_HPS |
VCCH_GXE 1 VCCCLK_GXE 1 |
VCCH_GXP VCCCLK_GXP |
VCCFUSECORE_GXF VCCFUSEWR_GXF VCCCLK_GXF VCCH_FGT_GXF VCCEHT_FHT_GXF |
VCCED_GXR VCCCLK_GXR VCCH_FUSE_GXR VCCH_GXR |
| Group 3 | VCCA_PLL 2 VCCRCORE 2 VCCIO_PIO_SDM VCCIO_PIO VCCFUSEWR_SDM VCCIO_SDM VCCIO_HPS |
— | — | — | — |
Group 1のすべての電源レールのランプアップは、任意の順序で、最低でもそれぞれの公称電圧の最小90％ まで行う必要があります。これは、Group 2の電源レールのランプアップの開始前に行います。Group 2の電源レールのランプアップは、任意の順序で、Group 1内の最後の電源レールが公称電圧の90％ の最小しきい値まで上昇した後に行います。Group 2のすべての電源レールのランプアップは、Group 3の電源レールのランプアップ開始前に、公称値の90％ の最小しきい値まで行う必要があります。Group 3内の電源レールのランプアップは、任意の順序で、Group 2内の最後の電源レールが最大値の90％ のしきい値までランプアップした後に行います。詳細については、 Agilex™ 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ を参照してください。
Eタイルを備えたAgilex 7デバイスを除いて、Agilex 7デバイスでは、パワーダウン・シーケンスの要件はありません。
EタイルなしのAgilex 7デバイスでは、 インテル® は、デバイスの電源を切る際に、パワーアップ・シーケンスを逆にすることをお勧めしています。これにより、各電源で電流を最小限にすることができます。
| Group 1 | Group 2 | Group 3a | Group 3b |
|---|---|---|---|
|
Fタイル
|
|
|
| Fタイル
|
Fタイル
|
||
| Rタイル
|
Rタイル
|
||
| HBM2E:
|
Group 1のすべての電源レールのランプアップは、任意の順序で、最低でもそれぞれの公称電圧の最小90％ まで行う必要があります。これは、Group 2の電源レールのランプアップの開始前に行います。Group 2の電源レールのランプアップは、任意の順序で、Group 1内の最後の電源レールが公称電圧の90％ の最小しきい値まで上昇した後に行います。Group 2のすべての電源レールのランプアップは、Group 3bの電源レールのランプアップ開始前に、公称値の90％ の最小しきい値まで行う必要があります。Group 3b内の電源レールのランプアップは、任意の順序で、Group 3a内の最後の電源レールが最大値の90％ のしきい値までランプアップした後に行います。詳細については、 Agilex™ 7デバイスファミリーのピン接続ガイドライン: Mシリーズ を参照してください。
すべての電源レールのランプアップおよびランプ・ダウンは、単調に行う必要があります。パワーアップ・シーケンスでは、POR遅延時間を満たさなければなりません。Agilex 7デバイスのPORの仕様については、 Agilex™ 7 FPGA & SoCデバイス・データシート: FシリーズおよびIシリーズ および Agilex™ 7 FPGA & SoCデバイス・データシート: Mシリーズ のPOR Specificationの項を参照してください。
プロトコル経由コンフィグレーション (CvP) の場合、合計tRAMPは、最初の電源ランプアップから最後の電源ランプアップまでが10ミリ秒未満でなければなりません。tRAMPの仕様については、 Agilex™ 7 FPGA & SoCデバイス・データシート: FシリーズおよびIシリーズ および Agilex™ 7 FPGA & SoCデバイス・データシート: Mシリーズ のRecommended Operating Conditionsの項を参照してください。
1 Eタイルを備えたAgilex 7デバイスの場合、これらの電圧レールはパワーダウン・シーケンスに従う必要があります。詳細については、Eタイルを備えたAgilex 7デバイスのパワーダウン・シーケンスの図を参照してください。
2 Agilex 7量産デバイスおよびES (2486Aパッケージを除く) デバイスの場合、VCCA_PLLおよびVCCRCOREは、電源Group 3の一部です。Agilex 7 ES (2486Aパッケージ) デバイスの場合、VCCA_PLLおよびVCCRCOREは、電源Group 2の一部です。