F-Tile JESD204C インテル® FPGA IPデザイン例ユーザーガイド

ID 691269
日付 12/27/2024
Public
ドキュメント目次

4. F-Tile Ethernet Intel® FPGA IPデザイン例ユーザーガイドの改訂履歴

ドキュメント・バージョン Quartus® Primeバージョン IP バージョン 変更内容
2024.12.02 24.2 3.0.0 表「Example Design タブのパラメーター」を更新しました。
2024.08 16 24.2 3.0.0 セクション「ハードウェアおよびソフトウェアの要件」を更新しました。
2023.10 02 23.3 2.2.0
  • Riviera-PRO* シミュレーターのサポートを追加しました。
    • トピック「ハードウェアおよびソフトウェアの要件」を更新しました。
    • 図「F タイル JESD204C インテル Agilex 7 デザイン例のディレクトリー構造」を更新しました。
    • 表「ディレクトリー・ファイル」を更新しました。
    • トピック「デザイン例テストベンチのシミュレーション」を更新しました。
  • 製品ファミリー名を「Intel Agilex 7」に更新しました。
2023.02.10 22.3 2.0.0 表 1「関連資料」のリンクを修正しました。
2022.09 27 22.3 2.0.0 セクション「ハードウェアおよびソフトウェアの要件」に記載されたデフォルトのデバイスサポートを AGIB027R31B1E2VR0 から AGIB027R31B2E2V に更新しました。
2022.04 27 22.1 1.0.0
  • セクション「ハードウェアおよびソフトウェアの要件」で Xcelium へのサポートを追加しました。
  • セクション「デザイン例のパラメーター」の表「Example Design タブのパラメーター」から、内部シリアル・ループバックに関する詳細を削除しました。
  • 表「ディレクトリー・ファイルを更新し、新しく情報を追加しました。
  • セクション「デザイン例テストベンチのシミュレーション」のシミュレーション手順で Xcelium に向けたコマンドを追加しました。
  • 図「クロック制御 GUI 設定」を更新しました。
  • セクション「デザインのコンパイルとテスト」の注を更新しました。
  • 表「 インテル Agilex I シリーズ・トランシーバー SoC 開発キットのボード接続」のボード・コンポーネントとコンポーネントの説明の詳細を更新しました。
2021.12.13 21.4 1.0.0
  • 新しいトピックを追加しました。
    • デザインのコンパイルとテスト
    • System Console コントロール・デザイン例のハードウェア・テスト
    • ボード接続
  • トピックタイトルを「ソフトウェア要件」から「ハードウェアとソフトウェアの要件」に更新しました。
  • Example Designタブのパラメーターの表を更新して、Select BoardパラメーターのもとのAgilex I-Series Transceiver-SoC Development Kitオプションを含めました。
  • 表「ディレクトリー・ファイル」の ed/rtl フォルダーでファイルのリストを更新しました。
  • 表「デザイン例のクロック」で次のクロック信号の説明を更新しました。
    • mgmt_rst_in_n
    • j204c_tx_rst_n
    • j204c_rx_rst_n
  • 表「ED コントロール・ブロックおよびステータス・レジスター」で sysref_ctl のリセット値を更新しました。
2021.10.11 21.3 1.0.0 初版