インテルのみ表示可能 — GUID: ncb1631254609609
Ixiasoft
3.1.8. システム PLL
F タイルには、オンボードのシステム PLL が 3 つあります。このシステム PLL は、ハード IP (MAC、PCS、および FEC) および EMIB クロッシングの一次クロックソースです。これは、システム PLL のクロックモードを使用している場合、ブロックは PMA クロックによって提供されるクロックを使用せず、FPGA コアからのクロックに依存しないことを意味します。各システム PLL では、1 つの周波数のインターフェイスに関連付けられているクロックのみを生成します。例えば、1 GHz のインターフェイス 1 つと 500 MHz のインターフェイス 1 つを実行するには、2 つのシステム PLL が必要です。システム PLL を使用すると、レーンのクロック変更が隣接レーンに影響することなく、すべてのレーンを個別に使用することができます。
各システム PLL では、8 つの FGT リファレンス・クロックのいずれか 1 つを使用することができます。システム PLL では、リファレンス・クロックを共有したり、異なるリファレンス・クロックを使用したりすることができます。各インターフェイスでは使用するシステム PLL を選択できますが、一度選択すると固定され、ダイナミック・リコンフィグレーションを使用してリコンフィグレーションすることはできません。