リモート・アップデートのインテル®FPGA IPユーザーガイド

ダウンロード PDF
ID 683695
日付 7/13/2021
Public
ドキュメント目次
ドキュメント目次 x
1. リモート・アップデートのインテル®FPGA IPユーザーガイド
1. リモート・アップデートのインテル®FPGA IPユーザーガイド x
1.1. リモート・アップデートの Intel® FPGA IPコアでのAvalon®-MM 1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス 1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス 1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス 1.5. フラッシュ・メモリー・プログラミング・ファイル 1.6. デザイン・サンプル 1.7. リモート・アップデート の Intel® FPGA IP ユーザーガイドアーカイブ 1.8. リモート・アップデートの Intel® FPGA IPユーザーガイドの改訂履歴
1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス x
1.2.1. リモート・システム・コンフィギュレーション・モード 1.2.2. リモート・システム・コンフィグレーション・コンポーネント 1.2.3. パラメーター設定 1.2.4. ポート 1.2.5. パラメーター 1.2.6. Avalon-MM インターフェイス 1.2.7. 専用リモート・システム・アップグレード回路 1.2.8. 初期RSUイメージの生成
1.2.1. リモート・システム・コンフィギュレーション・モード x
1.2.1.1. リモート・システム・アップグレード・ステート・マシン
1.2.1.1. リモート・システム・アップグレード・ステート・マシン x
1.2.1.1.1. 工場からアプリケーション・イメージへの切り替え、または初期アプリケーション・イメージから他のアプリケーション・イメージへの切り替え
1.2.6. Avalon-MM インターフェイス x
1.2.6.1. コントロール・ステータス・レジスター信号 1.2.6.2. レジスターマップ
1.2.6.1. コントロール・ステータス・レジスター信号 x
1.2.6.1.1. コントロール・ステータスレジスター書き込み動作 1.2.6.1.2. コントロール・ステータス・レジスターの読み出し操作 1.2.6.1.3. 動作例波形
1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス x
1.3.1. リモート・システム・コンフィギュレーション・モード 1.3.2. リモート・システム・コンフィグレーション・コンポーネント 1.3.3. パラメーター設定 1.3.4. ポート 1.3.5. パラメーター 1.3.6. Avalon-MM インターフェイス 1.3.7. 専用リモート・システム・アップグレード回路
1.3.6. Avalon-MM インターフェイス x
1.3.6.1. コントロール・ステータス・レジスター信号 1.3.6.2. レジスターマップ
1.3.6.1. コントロール・ステータス・レジスター信号 x
1.3.6.1.1. コントロール・ステータスレジスター書き込み動作 1.3.6.1.2. コントロール・ステータスレジスターの読み出し操作
1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス x
1.4.1. リモート・システム・コンフィギュレーション・モード 1.4.2. リモート・システム・コンフィグレーション・コンポーネント 1.4.3. パラメーター設定 1.4.4. ポート 1.4.5. パラメーター 1.4.6. リモート・アップデート動作 1.4.7. Avalon-MM インターフェイス 1.4.8. 専用リモート・システム・アップグレード回路
1.4.7. Avalon-MM インターフェイス x
1.4.7.1. コントロール・ステータスレジスター(CSR) 1.4.7.2. レジスターマップ 1.4.7.3. ソースマッピングの読み出し
1.4.7.1. コントロール・ステータスレジスター(CSR) x
1.4.7.1.1. コントロール・ステータス・レジスター書き込み動作 1.4.7.1.2. コントロール・ステータス・レジスターの読み取り操作
1.6. デザイン・サンプル x
1.6.1. インテルArria 10リモート・アップデートのデザイン例 1.6.2. Cyclone Vリモート・アップデートのデザイン例
1. リモート・アップデートのインテル®FPGA IPユーザーガイド

1.2.8. 初期RSUイメージの生成

.sof ファイルを.pof ファイルに変換する並びにRSU をセットする場合、次の手順に従います。

File メニューをクリックします。Convert Programming File を選択します。
  • プログラミングファイルタイプ： JTAG Indirect Configuration File (.jic)。
  • コンフィグレーション・デバイス：<Select the Configuration Device used in your board> 。
  • モード： Active Serial/Active Serial x4を選択します。
  • ファイル名：ファイル名と目的の場所を設定します。
  • オプション：
    • Create Memory Fileをチェックして、.mapファイルを生成する。
    • Create config data RPDをチェックして、.rpdファイルを生成する。
  • フラッシュローダー: Add Deviceをクリックし、Arria 10を選択して、デザインで使用するDevice nameを選択する。
  • SOF DATA PAGE_0: .Add Fileをクリックして、ファクトリイメージ（.sof）をPage_0に割り当てます。
  • .Add Sof Pageをクリックして、SOF Data Page_1を追加します。 この初期RSUイメージ内のアプリケーション・イメージの数に応じて、SOF Data Pagをさらに追加できます。
  • SOF DATA PAGE_1: Add Fileをクリックして、アプリケーション・イメージ・ファイル（.sof）を選択します。
  • ファクトリー・イメージまたはアプリケーション・イメージのいずれかからデバイスを起動できるようにするための起動ページの選択の設定
    • ブートページを選択するには、Convert Programming FileでのOption/Boot Info のボタンをクリックします。
    • Option ウィンドウで、 Boot from page ドロップダウンメニューから利用可能なページを選択します。
    • デフォルトでは、Page_0のページ番号はに設定されます 。
    • FPGAをアプリケーション・イメージ（DTA）から直接起動できるようにするには、ページ番号をPage_1次のように変更します。
  • Generateをクリックします。
  • 正常に生成された.jicファイルのダイアログボックスが表示されたら、OKをクリックします。
レベル 2 の表題