リモート・アップデートのインテル®FPGA IPユーザーガイド

ダウンロード PDF
ID 683695
日付 7/13/2021
Public
ドキュメント目次
ドキュメント目次 x
1. リモート・アップデートのインテル®FPGA IPユーザーガイド
1. リモート・アップデートのインテル®FPGA IPユーザーガイド x
1.1. リモート・アップデートの Intel® FPGA IPコアでのAvalon®-MM 1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス 1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス 1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス 1.5. フラッシュ・メモリー・プログラミング・ファイル 1.6. デザイン・サンプル 1.7. リモート・アップデート の Intel® FPGA IP ユーザーガイドアーカイブ 1.8. リモート・アップデートの Intel® FPGA IPユーザーガイドの改訂履歴
1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス x
1.2.1. リモート・システム・コンフィギュレーション・モード 1.2.2. リモート・システム・コンフィグレーション・コンポーネント 1.2.3. パラメーター設定 1.2.4. ポート 1.2.5. パラメーター 1.2.6. Avalon-MM インターフェイス 1.2.7. 専用リモート・システム・アップグレード回路 1.2.8. 初期RSUイメージの生成
1.2.1. リモート・システム・コンフィギュレーション・モード x
1.2.1.1. リモート・システム・アップグレード・ステート・マシン
1.2.1.1. リモート・システム・アップグレード・ステート・マシン x
1.2.1.1.1. 工場からアプリケーション・イメージへの切り替え、または初期アプリケーション・イメージから他のアプリケーション・イメージへの切り替え
1.2.6. Avalon-MM インターフェイス x
1.2.6.1. コントロール・ステータス・レジスター信号 1.2.6.2. レジスターマップ
1.2.6.1. コントロール・ステータス・レジスター信号 x
1.2.6.1.1. コントロール・ステータスレジスター書き込み動作 1.2.6.1.2. コントロール・ステータス・レジスターの読み出し操作 1.2.6.1.3. 動作例波形
1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス x
1.3.1. リモート・システム・コンフィギュレーション・モード 1.3.2. リモート・システム・コンフィグレーション・コンポーネント 1.3.3. パラメーター設定 1.3.4. ポート 1.3.5. パラメーター 1.3.6. Avalon-MM インターフェイス 1.3.7. 専用リモート・システム・アップグレード回路
1.3.6. Avalon-MM インターフェイス x
1.3.6.1. コントロール・ステータス・レジスター信号 1.3.6.2. レジスターマップ
1.3.6.1. コントロール・ステータス・レジスター信号 x
1.3.6.1.1. コントロール・ステータスレジスター書き込み動作 1.3.6.1.2. コントロール・ステータスレジスターの読み出し操作
1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス x
1.4.1. リモート・システム・コンフィギュレーション・モード 1.4.2. リモート・システム・コンフィグレーション・コンポーネント 1.4.3. パラメーター設定 1.4.4. ポート 1.4.5. パラメーター 1.4.6. リモート・アップデート動作 1.4.7. Avalon-MM インターフェイス 1.4.8. 専用リモート・システム・アップグレード回路
1.4.7. Avalon-MM インターフェイス x
1.4.7.1. コントロール・ステータスレジスター(CSR) 1.4.7.2. レジスターマップ 1.4.7.3. ソースマッピングの読み出し
1.4.7.1. コントロール・ステータスレジスター(CSR) x
1.4.7.1.1. コントロール・ステータス・レジスター書き込み動作 1.4.7.1.2. コントロール・ステータス・レジスターの読み取り操作
1.6. デザイン・サンプル x
1.6.1. インテルArria 10リモート・アップデートのデザイン例 1.6.2. Cyclone Vリモート・アップデートのデザイン例
1. リモート・アップデートのインテル®FPGA IPユーザーガイド

1.2.6.2. レジスターマップ

表 6.   インテル® Arria® と インテル® Cyclone® デバイスのリモート・アップデートの Intel® FPGA IPコア Avalon® -MMレジスターマップ
  • 各コマンドには異なるパラメーター値があるため、IPコアは各フィールドを個別に読み出しまたは書き込みできます。
  • WIDTH_MANのデフォルト値は0です。
レジスター名 アドレス・オフセット 幅 R/W 説明
RU_RECONFIG_TRIGGER_CONDITIONS 0x0 5 読み出し コンフィグレーション・トリガー条件を読み出します。
  • ビット 4—wdtimer_source：ユーザーウォッチドッグ・タイマーのタイムアウト
  • ビット 3—nconfig_source：外部コンフィグレーションのリセット（nCONFIG）アサーション。
  • ビット 2—runconfig_source：ロジックアレイからトリガーされたコンフィグレーションリセット
  • ビット 1-nstatus_source： nSTATUS エラーの結果として外部デバイスによってアサートされました。
  • ビット 0—crcerror_source：アプリケーション・コンフィグレーション中のCRCエラー。
RU_WATCHDOG_TIMEOUT 0x1 12 読み出し / 書き込み ウォッチドッグ・タイムアウト値を書き込む。
RU_WATCHDOG_ENABLE 0x2 1 読み出し / 書き込み ウォッチドッグ・タイムアウトを有効または無効にします。
  • 0：無効にする
  • 1：有効にする
RU_PAGE_SELECT 0x3 24または32 読み出し / 書き込み コンフィグレーション・イメージの開始アドレスの読み出しまたは書き込み。
RU_CONFIGURATION_MODE 0x4 1 読み出し / 書き込み アプリケーション・ページでは1に、ファクトリー・ページでは0に設定されます。
RU_RESET_TIMER 0x5 1 書き込み

このレジスターに値1を書き込んで、リモート・アップデートのリセットタイマーをトリガーします。 IPは、リモート・アップデートのリセットタイマーピンへのリセットパルスを自動的にトリガーします。
RU_RECONFIG 0x6 1 書き込み

このレジスターに値1を書き込んで、新しいイメージからのリコンフィグレーションをトリガーします。 IPは1をに設定します リコンフィグレーション リモート・アップデートのピンで、プロセスが完了するまでこの値を保持します。

RU_CTL_NUPDT 0x7 1 書き込み 制御することにより、制御/更新レジスターからのデータのキャプチャを許可します ctl_nupdt。
  • 0：更新レジスターから値をキャプチャします
  • 1：制御レジスターからデータをキャプチャします

レベル 2 の表題