リモート・アップデートのインテル®FPGA IPユーザーガイド

ダウンロード PDF
ID 683695
日付 7/13/2021
Public
ドキュメント目次
ドキュメント目次 x
1. リモート・アップデートのインテル®FPGA IPユーザーガイド
1. リモート・アップデートのインテル®FPGA IPユーザーガイド x
1.1. リモート・アップデートの Intel® FPGA IPコアでのAvalon®-MM 1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス 1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス 1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス 1.5. フラッシュ・メモリー・プログラミング・ファイル 1.6. デザイン・サンプル 1.7. リモート・アップデート の Intel® FPGA IP ユーザーガイドアーカイブ 1.8. リモート・アップデートの Intel® FPGA IPユーザーガイドの改訂履歴
1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス x
1.2.1. リモート・システム・コンフィギュレーション・モード 1.2.2. リモート・システム・コンフィグレーション・コンポーネント 1.2.3. パラメーター設定 1.2.4. ポート 1.2.5. パラメーター 1.2.6. Avalon-MM インターフェイス 1.2.7. 専用リモート・システム・アップグレード回路 1.2.8. 初期RSUイメージの生成
1.2.1. リモート・システム・コンフィギュレーション・モード x
1.2.1.1. リモート・システム・アップグレード・ステート・マシン
1.2.1.1. リモート・システム・アップグレード・ステート・マシン x
1.2.1.1.1. 工場からアプリケーション・イメージへの切り替え、または初期アプリケーション・イメージから他のアプリケーション・イメージへの切り替え
1.2.6. Avalon-MM インターフェイス x
1.2.6.1. コントロール・ステータス・レジスター信号 1.2.6.2. レジスターマップ
1.2.6.1. コントロール・ステータス・レジスター信号 x
1.2.6.1.1. コントロール・ステータスレジスター書き込み動作 1.2.6.1.2. コントロール・ステータス・レジスターの読み出し操作 1.2.6.1.3. 動作例波形
1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス x
1.3.1. リモート・システム・コンフィギュレーション・モード 1.3.2. リモート・システム・コンフィグレーション・コンポーネント 1.3.3. パラメーター設定 1.3.4. ポート 1.3.5. パラメーター 1.3.6. Avalon-MM インターフェイス 1.3.7. 専用リモート・システム・アップグレード回路
1.3.6. Avalon-MM インターフェイス x
1.3.6.1. コントロール・ステータス・レジスター信号 1.3.6.2. レジスターマップ
1.3.6.1. コントロール・ステータス・レジスター信号 x
1.3.6.1.1. コントロール・ステータスレジスター書き込み動作 1.3.6.1.2. コントロール・ステータスレジスターの読み出し操作
1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス x
1.4.1. リモート・システム・コンフィギュレーション・モード 1.4.2. リモート・システム・コンフィグレーション・コンポーネント 1.4.3. パラメーター設定 1.4.4. ポート 1.4.5. パラメーター 1.4.6. リモート・アップデート動作 1.4.7. Avalon-MM インターフェイス 1.4.8. 専用リモート・システム・アップグレード回路
1.4.7. Avalon-MM インターフェイス x
1.4.7.1. コントロール・ステータスレジスター(CSR) 1.4.7.2. レジスターマップ 1.4.7.3. ソースマッピングの読み出し
1.4.7.1. コントロール・ステータスレジスター(CSR) x
1.4.7.1.1. コントロール・ステータス・レジスター書き込み動作 1.4.7.1.2. コントロール・ステータス・レジスターの読み取り操作
1.6. デザイン・サンプル x
1.6.1. インテルArria 10リモート・アップデートのデザイン例 1.6.2. Cyclone Vリモート・アップデートのデザイン例
1. リモート・アップデートのインテル®FPGA IPユーザーガイド

1.6.1. インテルArria 10リモート・アップデートのデザイン例

インテル® Arria® デザイン例では、 Avalon® -MMインターフェイスを使用しています。 Intel® は、次のハードウェアとソフトウェアを使用して、デザイン例を作成します。

  • インテル® Quartus® Primeバージョン15.0
  • 10AX115S3F45I2SGE2FPGAデバイスを搭載した インテル® Arria® 開発キット

ハードウェアでデザインをテストするには、次の手順を実行します。

  1. PC上の作業ディレクトリーにデザイン例の内容を解凍します。
  2. Convert ProgrammingFileを使用して、3つの.sof ファイルを1つに .jicを変換します。 File メニューのConvert Programming Filesをクリックして、以下に示すように詳細を選択します。
    • プログラミング・ファイル・タイプ： JTAG間接設定ファイル（.jic）。
    • コンフィグレーション・デバイスの選択： EPCQL1024。
    • モード: Active Serial
    • 希望の場所にファイル名を設定します。
    • Flash loader: add deviceをクリックして、10AX115S2E2を選択します 。
    • SOFT DATA PAGE_0: Add Fileをクリックして、 開始アドレスをに設定してファクトリー・イメージを選択します <auto>。
    • SOFT DATA PAGE_1: Add Fileをクリックして、　開始アドレスが0x2000000のアプリケーション・イメージファイルを選択します。このアプリケーション・イメージ・ファイルの圧縮が有効になっています。
    • SOFT DATA PAGE_2: Add Fileをクリックして、開始アドレスが0x4000000のアプリケーション・イメージファイルを選択します。このアプリケーション・イメージ・ファイルの圧縮が有効になっています。
    • Generateをクリックします。
    • .jicのダイアログボックスが正常に生成されたファイルが表示されるとOKをクリックします。
  3. シンプルなデザインを実行するには、以下の手順に従ってください。
    1. .jic ファイルのプログラミング後 、ボードの電源を入れ直すと、すべてのLEDが点灯します。現在、ファクトリー・イメージになっていることを示しています。
    2. システムコンソールに移動し、 FI_SysConsole_try.tclを位置しています。source FI_SysConsole_try.tclを入力します。
    1つのLEDのみが点灯し、アプリケーション・イメージ1に正常に移動したことを示します。ウォッチドッグ・タイムアウト後、すべてのLEDが点灯し、ファクトリーのイメージに戻ります。
    注: ファクトリーのイメージから直接アプリケーション・イメージ2に移動するには、コメントアウトします。 write boot address to App1コメントをコメントアウトします。そして、FI_SysConsole_try.tcl ファイルでのwrite boot address App2コメントを外します。
  4. 複数のSOFページを含むデザインのブートページ選択の設定：
    1. ブートページを選択するには、Option/Boot InfoのボタConvert Programming Fileをクリックします。
    2. Active Serial Boot Infoウィンドウで、Boot from page ドロップダウンメニューから利用可能なページを選択します 。デフォルトでは、ページ番号はpage_0に設定されます。
    3. アプリケーション・イメージの場合、ページ番号をページ1 また ページ2に変更します。 。
関連情報
レベル 2 の表題