リモート・アップデートのインテル®FPGA IPユーザーガイド

ダウンロード PDF
ID 683695
日付 7/13/2021
Public
ドキュメント目次
ドキュメント目次 x
1. リモート・アップデートのインテル®FPGA IPユーザーガイド
1. リモート・アップデートのインテル®FPGA IPユーザーガイド x
1.1. リモート・アップデートの Intel® FPGA IPコアでのAvalon®-MM 1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス 1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス 1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス 1.5. フラッシュ・メモリー・プログラミング・ファイル 1.6. デザイン・サンプル 1.7. リモート・アップデート の Intel® FPGA IP ユーザーガイドアーカイブ 1.8. リモート・アップデートの Intel® FPGA IPユーザーガイドの改訂履歴
1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス x
1.2.1. リモート・システム・コンフィギュレーション・モード 1.2.2. リモート・システム・コンフィグレーション・コンポーネント 1.2.3. パラメーター設定 1.2.4. ポート 1.2.5. パラメーター 1.2.6. Avalon-MM インターフェイス 1.2.7. 専用リモート・システム・アップグレード回路 1.2.8. 初期RSUイメージの生成
1.2.1. リモート・システム・コンフィギュレーション・モード x
1.2.1.1. リモート・システム・アップグレード・ステート・マシン
1.2.1.1. リモート・システム・アップグレード・ステート・マシン x
1.2.1.1.1. 工場からアプリケーション・イメージへの切り替え、または初期アプリケーション・イメージから他のアプリケーション・イメージへの切り替え
1.2.6. Avalon-MM インターフェイス x
1.2.6.1. コントロール・ステータス・レジスター信号 1.2.6.2. レジスターマップ
1.2.6.1. コントロール・ステータス・レジスター信号 x
1.2.6.1.1. コントロール・ステータスレジスター書き込み動作 1.2.6.1.2. コントロール・ステータス・レジスターの読み出し操作 1.2.6.1.3. 動作例波形
1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス x
1.3.1. リモート・システム・コンフィギュレーション・モード 1.3.2. リモート・システム・コンフィグレーション・コンポーネント 1.3.3. パラメーター設定 1.3.4. ポート 1.3.5. パラメーター 1.3.6. Avalon-MM インターフェイス 1.3.7. 専用リモート・システム・アップグレード回路
1.3.6. Avalon-MM インターフェイス x
1.3.6.1. コントロール・ステータス・レジスター信号 1.3.6.2. レジスターマップ
1.3.6.1. コントロール・ステータス・レジスター信号 x
1.3.6.1.1. コントロール・ステータスレジスター書き込み動作 1.3.6.1.2. コントロール・ステータスレジスターの読み出し操作
1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス x
1.4.1. リモート・システム・コンフィギュレーション・モード 1.4.2. リモート・システム・コンフィグレーション・コンポーネント 1.4.3. パラメーター設定 1.4.4. ポート 1.4.5. パラメーター 1.4.6. リモート・アップデート動作 1.4.7. Avalon-MM インターフェイス 1.4.8. 専用リモート・システム・アップグレード回路
1.4.7. Avalon-MM インターフェイス x
1.4.7.1. コントロール・ステータスレジスター(CSR) 1.4.7.2. レジスターマップ 1.4.7.3. ソースマッピングの読み出し
1.4.7.1. コントロール・ステータスレジスター(CSR) x
1.4.7.1.1. コントロール・ステータス・レジスター書き込み動作 1.4.7.1.2. コントロール・ステータス・レジスターの読み取り操作
1.6. デザイン・サンプル x
1.6.1. インテルArria 10リモート・アップデートのデザイン例 1.6.2. Cyclone Vリモート・アップデートのデザイン例
1. リモート・アップデートのインテル®FPGA IPユーザーガイド

1.6.2. Cyclone Vリモート・アップデートのデザイン例

Intel® は、次のハードウェアとソフトウェアを使用して、デザイン例を作成します。

  • インテル® Quartus® Primeバージョン : 13.0
  • 5CEFA7F31C7ESFPGAデバイスを備えた Cyclone® V開発キット

ハードウェアでデザインをテストするには、次の手順を実行します。

  1. PC上の作業ディレクトリーにデザイン例.zipファイルの内容を解凍します。
  2. インテル® Quartus® Prime ソフトウェアで、FileのOpen Projectをクリッします。
  3. アプリケーション・イメージをコンパイルします。
    1. ファイルを解凍したフォルダーを参照して選択し、Application_Image.qpfファイルをテキスト・エディターで開きます。
    2. "Do you want to overwrite the database for C:/your working directory/Application_Image.qpf created by Quartus II 64-Bit Version 13.0.a Build 232 Service Pack 1 SJ Full version?」メッセージボックスでYes をクリックします。
    3. ProcessingメニューでStart Compilationを選択します。
    4. 完全なコンパイルが成功したダイアログボックスが表示されたら、OKをクリックします。 Application_Image.sofは、c:\your working directory\output_filesに生成されます。
    5. ProcessingメニューでStart Compilationをクリックします。
  4. ファクトリー・イメージをコンパイルします。
    1. ファイルを解凍したフォルダーを参照して選択し、shift_clk.doファイルをテキスト・エディターで開きます。
    2. メッセージボックス」「Do you want to overwrite the database for C:/your working directory/Application_Image.qpf created by Quartus II 64-Bit Version 13.0.a Build 232 Service Pack 1 SJ Full version?」で[Yesをクリックします。
    3. ProcessingメニューでStart Compilationボタンをクリックします。
    4. 完全なコンパイルが成功したダイアログボックスが表示されたら、OKをクリックします。 Factory_Image.sofは、c:\your working directory\output_filesに生成されます。
  5. File メニューでConvert Programming Filesをクリックして、以下に示すように詳細を選択します。
    • Programming Fileタイプ： JTAG Indirect Configuration File (.jic)
    • Select Configuration Device: EPCQ 128
    • Mode: Active Serial x4
    • File name: c:/your working directory/output_file.jic
    • Flash loader: add deviceをクリックして、5CEFA7ESを選択します。
    • SOFT DATA PAGE_0: Add Fileをクリックして、ファクトリー・イメージ・ファイル（SVRSU.sof）を選択します。
    • SOFT DATA PAGE_1:Add Fileをクリックして、ファクトリー・イメージ・ファイル（Application_Image.sof）を選択します。
    • Generateをクリックします。
    • 正常に生成された.jicファイルのダイアログボックスが表示されたときOKをクリックします。
  6. ツールメニューで、Programmerをクリックして、次の手順に従います。
    1. ボードの電源が入っていて、 インテル®FPGAダウンロード・ケーブルがコンピューターとボードの間に接続されていることを確認してください。 このデザイン例では、 インテル®FPGAダウンロード・ケーブルモードとJTAGモードを使用しています。
    2. Auto Detectをクリックします。
    3. 5CEFA7ESを右クリックして、change fileを選択します。
    4. output_file.jicを参照してください。これは前の手順で生成されました。
    5. Program/Configureチェックボックスをオンにして、Startをクリックします。
    6. コンフィグレーション成功は、FPGAが正常にコンフィグレーションされたことを示します。
関連情報
レベル 2 の表題