AN 958: ボード・デザイン・ガイドライン

ダウンロード PDF
ID 683073
日付 1/28/2022
Public
ドキュメント目次
ドキュメント目次 x
1. 電源分配ネットワーク 2. ギガヘルツ・チャネル・デザインの考慮事項 3. PCBおよびスタックアップ・デザインの考慮事項 4. デバイスのピンマップ、チェックリスト、および接続ガイドライン 5. 一般的なボードデザインの考慮事項/ガイドライン 6. メモリー・インターフェイスのガイドライン 7. 消費電力と熱管理 8. ツール、モデル、およびライブラリー 9. リファレンス・デザインおよび開発キット 10. AN 958: ボード・デザイン・ガイドラインの文書改訂履歴
1. 電源分配ネットワーク x
1.1. ターゲット・インピーダンスのデカップリング方式 1.2. 電圧レギュレーターの選択 1.3. PDNデザインツール 1.4. プレーン・キャパシタンス 1.5. 寄生インダクタンスの最小化 1.6. 追加リソース
1.1. ターゲット・インピーダンスのデカップリング方式 x
1.1.1. FDTIMデカップリングの概念 1.1.2. ZTARGET の決定 1.1.3. fTARGET の決定 1.1.4. ZTARGET を満たすためのデカップリング CAPSの選択
1.5. 寄生インダクタンスの最小化 x
1.5.1. VRM 1.5.2. デカップリング・コンデンサー (パスコン) 1.5.3. マウンティング・インダクタンス 1.5.4. スプレッディング・インダクタンス 1.5.5. プレーン間キャパシタンス 1.5.6. 結論
2. ギガヘルツ・チャネル・デザインの考慮事項 x
2.1. 材料の選択と損失 2.2. ギガビット・チャネル・デザインの配線ガイドライン 2.3. 素材のガラス繊維の織り方による悪影響の最小化 2.4. 表面実装パッドの下のプレーンのカットアウト 2.5. トランスミッターのプリエンファシスとレシーバーのイコライゼーション 2.6. 追加リソース
2.2. ギガビット・チャネル・デザインの配線ガイドライン x
2.2.1. ビアの最適化手法
2.2.1. ビアの最適化手法 x
2.2.1.1. 一般的な配線ガイドライン
3. PCBおよびスタックアップ・デザインの考慮事項 x
3.1. 材料の選択と損失 3.2. ボードの厚さとビア 3.3. PCB推奨レイアウト・フットプリント・ランド・パターン
4. デバイスのピンマップ、チェックリスト、および接続ガイドライン x
4.1. High Speed Board Design Advisor 4.2. デバイス別のピン接続の一覧表 4.3. デバイス別のピン接続ガイドライン 4.4. JTAGピンを使用したデバッグ用デザイン 4.5. ホットソケット、POR、およびパワーシーケンスのサポート 4.6. OCTの実装 4.7. 未使用のI/Oピンのガイドライン 4.8. デバイスのブレークアウトのガイドライン 4.9. 追加リソース
5. 一般的なボードデザインの考慮事項/ガイドライン x
5.1. ボードのデザインプロセスの概要 5.2. FPGAにおけるデザイン・セキュリティー機能 5.3. EMI 5.4. 高速デザイン向けディスクリート・コンポーネントの選択 5.5. Sパラメーター 5.6. スミスチャート 5.7. AC結合とDC結合 5.8. 追加リソース
5.1. ボードのデザインプロセスの概要 x
5.1.1. 材料の選択と損失 5.1.2. クロストークの最小化 5.1.3. 電力フィルタリング/分配 5.1.4. 未使用のI/Oピン 5.1.5. 信号トレースの配線 5.1.6. グランドバウンス 5.1.7. 伝送線路の理解 5.1.8. インピーダンスの計算 5.1.9. コプレーナ導波路 5.1.10. 同時スイッチング・ノイズのガイドライン
5.1.3. 電力フィルタリング/分配 x
5.1.3.1. ノイズのフィルタリング 5.1.3.2. 電力分配
5.1.5. 信号トレースの配線 x
5.1.5.1. シングルエンドのトレース配線 5.1.5.2. 差動トレース配線 5.1.5.3. スキューの最小化 5.1.5.4. 終端方法 5.1.5.5. 終端デザイン例 5.1.5.6. 伝送経路に関連する不連続性
5.1.5.4. 終端方法 x
5.1.5.4.1. 単純な並列終端 5.1.5.4.2. テブナン並列終端 5.1.5.4.3. アクティブ並列終端 5.1.5.4.4. 直列RC並列終端 5.1.5.4.5. 直列終端 5.1.5.4.6. 差動ペア終端 5.1.5.4.7. オンチップ終端
5.1.5.5. 終端デザイン例 x
5.1.5.5.1. 遅延の算出 5.1.5.5.2. 帯域幅の算出 5.1.5.5.3. 直列終端の使用 5.1.5.5.4. 並列終端の使用
5.1.5.6. 伝送経路に関連する不連続性 x
5.1.5.6.1. インダクタンスの不連続性 5.1.5.6.2. キャパシタンスの不連続性 5.1.5.6.3. ビアの不連続性 5.1.5.6.4. 伝送経路に関連する直角ベンド
5.1.6. グランドバウンス x
5.1.6.1. デザイン・ガイドライン 5.1.6.2. グランドバウンスの解析 5.1.6.3. スイッチング出力 5.1.6.4. 静音出力 5.1.6.5. リード・インダクタンスの最小化
5.1.8. インピーダンスの計算 x
5.1.8.1. マイクロストリップ・インピーダンス 5.1.8.2. ストリップライン・インピーダンス 5.1.8.3. 伝播遅延
5.1.8.3. 伝播遅延 x
5.1.8.3.1. マイクロストリップ・レイアウトの伝搬遅延 5.1.8.3.2. ストリップライン・レイアウトの伝搬遅延
5.1.9. コプレーナ導波路 x
5.1.9.1. 単純型コプレーナ導波路 5.1.9.2. 接地型コプレーナ導波路 5.1.9.3. 接地差動型コプレーナ導波路
5.4. 高速デザイン向けディスクリート・コンポーネントの選択 x
5.4.1. 抵抗とコンデンサー 5.4.2. インダクターとフェライトビーズ 5.4.3. SMAコネクター
6. メモリー・インターフェイスのガイドライン x
6.1. DDR3ボードのデザイン・ガイドライン 6.2. DDR2ボードのデザイン・ガイドライン 6.3. DDRボードのデザイン・ガイドライン 6.4. QDRIIおよびQDRII+ 6.5. RLDRAM II 6.6. 追加リソース
7. 消費電力と熱管理 x
7.1. パワー・マネジメントのガイドライン 7.2. FPGAのヒートシンクと熱管理 7.3. 追加リソース
8. ツール、モデル、およびライブラリー x
8.1. デザインツール 8.2. I/Oバッファーモデル 8.3. デバイス・ライブラリー 8.4. ネット長レポート 8.5. 熱モデル
9. リファレンス・デザインおよび開発キット x
9.1. 開発キット 9.2. テクノロジー別の開発キット
9.2. テクノロジー別の開発キット x
9.2.1. DDR3メモリー・テクノロジー 9.2.2. DDR2メモリー・テクノロジー 9.2.3. DDRメモリー・テクノロジー 9.2.4. QDR2 SRAMメモリー・テクノロジー 9.2.5. SRAMメモリー・テクノロジー 9.2.6. RLDRAM IIメモリー・テクノロジー 9.2.7. フラッシュ・メモリー・テクノロジー 9.2.8. ギガビット・トランシーバー・テクノロジー 9.2.9. PCI Expressテクノロジー 9.2.10. PCIテクノロジー 9.2.11. 10/100/1000イーサネット・テクノロジー 9.2.12. USB 2.0テクノロジー
1. 電源分配ネットワーク
2. ギガヘルツ・チャネル・デザインの考慮事項
3. PCBおよびスタックアップ・デザインの考慮事項
4. デバイスのピンマップ、チェックリスト、および接続ガイドライン
5. 一般的なボードデザインの考慮事項/ガイドライン
6. メモリー・インターフェイスのガイドライン
7. 消費電力と熱管理
8. ツール、モデル、およびライブラリー
9. リファレンス・デザインおよび開発キット
10. AN 958: ボード・デザイン・ガイドラインの文書改訂履歴

1.5.3. マウンティング・インダクタンス

マウンティング・インダクタンスとは，コンデンサーを基板に実装する際に発生する直列インダクタンスのことです。この寄生インダクタンスを、キャップベンダーが公開しているESL値に加算します。マウンティング・インダクタンスを最小限に抑えるには、より小型のコンデンサー・パッケージを選択し、コンデンサーをPCB上に適切にレイアウトします。図 3 では、取り付けたコンデンサーとPCBプレーン、BGAデバイスの断面を示しています。

図 3. デカップリング・コンデンサーのマウンティング

マウンティング・インダクタンスを見積もるには、次の式を使用します。

  • Lmnt = Ltrace + Lvia

ただし

  • Ltrace = 128*[(2xLenpad)+Lencap]*(htop/w) pH

および

  • Lvia = 10*htop*ln(2s/D) ph

ただし

  • Lenpad = コンデンサー・パッドの長さにパッドからビアまでのトレース長 (ミル) を加えたもの
  • Lencap = コンデンサー本体の長さ (ミル)
  • w = コンデンサー・パッドとビア間のトレースの幅 (ミル)
  • htop = 最上層から最上層に最も近い電源/グランドプレーン間までの距離 (ミル)
  • s = コンデンサーの電源ビア中心からグランドビア中心までの距離 (ミル)
  • D = ビアの外径 (ミル)
  • hplanes = 電源とグランドプレーン間の距離 (ミル)
  • b = コンデンサーとパッケージの電源/グランドビア間の距離の半分 (ミル)
一般に、マウンティング・インダクタンスを最小限に抑えるには、コンデンサーの電源ビアとグランドビアをそれぞれのパッドにできるだけ近づけます。また、可能であれば、幅の広い接続トレースと大き目のビアドリル径を使用します。電源とグランドプレーンのペアを配置する位置をコンデンサーが取り付けられている表面の近くにすると、ビア・インダクタンスの影響が減少します。さらに、ビアの配置は、コンデンサーの両端 (ビアオンエンド・コンフィグレーション) ではなく、コンデンサーの同じ側 (ビアオンエンド・コンフィグレーション) にすると、電流ループ面積が減少し、ループを貫く磁束線の量が最小限に抑えられ、インダクタンスが低減します。図 4 では、さまざまなコンデンサーのレイアウトトポロジーを示しています。表 1 は、そのさまざまなキャップのレイアウトスタイルのマウンティング・インダクタンスを、異なるサイズのコンデンサーの場合で比較したものです。
図 4. さまざまなコンデンサーのレイアウトトポロジー
表 1.  マウンティング・インダクタンスの比較
注: 数値はすべてナノヘンリーです。ドリルサイズはインチです。
ビアの長さ

(プレーンからの高さ、インチ)

 0603

フットプリント

 0603

フットプリント

 0603

フットプリント

 0603

フットプリント

 0402

フットプリント

 0402

フットプリント
0.020ドリル パッドからビアまでの細いトレース 短く太いトレース パッドの端のビア パッドの側面のビア パッドの端のビア パッドの片側のビア
0.004 1.57 1.04 0.82 0.52 0.8 0.5
0.006 1.96 1.35 1.05 0.65 1 0.63
0.01 2.51 1.87 1.4 0.88 1.34 0.86
0.02 3.45 2.87 2.13 1.39 1.99 1.36
0.010ドリル            
0.004 1.61 1.08 0.86 0.56 0.84 0.54
0.006 1.99 1.39 1.08 0.69 1.04 0.67
0.01 2.55 1.92 1.45 0.92 1.38 0.9
0.02 3.49 2.91 2.17 1.44 2.03 1.4
表 1 で示しているように、0.50nHの最適なマウンティング・インダクタンスが得られるのは、0402サイズの小型コンデンサーを取り付ける際に、ビアオンサイド・スキームで、広い接続トレースを20ミルの大き目のビアドリル径に対して使った場合です。図 5 で示しているその他の推奨されるビア配置コンフィグレーションでは、マウンティング・インダクタンスをさらに低減することができます。ただし、その場合は、ビアの追加が必要になり、配線性に支障をきたします。
図 5. マウンティング・インダクタンスを低減するビア配置スタイル
レベル 2 の表題