インテルのみ表示可能 — GUID: zuv1628558425320
Ixiasoft
5.1.6.3. スイッチング出力
スイッチング出力の容量性負荷が増加すると、瞬時スイッチングに利用できる電荷量が増加し、それによってグランドバウンスが大きくなります。デバイスによっては、グランドバウンスは、容量性負荷とともに増加し、負荷がデバイス出力あたり約100pFになります。この時点で、デバイスの出力バッファーは最大電流容量に達し、誘導性要因が支配的になります。
容量性負荷を減らし、その結果としてグランドバウンスを減らす方法の1つは、デバイスのスイッチング出力をバスドライバー集積回路 (IC) に接続することです。このICの出力は、重い容量性負荷を駆動し、デバイスの負荷を軽減し、デバイスの静音出力のグランドバウンスを最小限に抑えます。
一部のバス・アプリケーションでは、プルアップ抵抗を使用してバスのデフォルト値を高くします。この抵抗により、負荷容量が最大電圧まで充電されます。その結果、駆動デバイスにより生成されるグランドバウンスは高いレベルになります。グランドバウンスが懸念されるアプリケーションでは、プルダウン抵抗を排除するか、代わりにプルダウン抵抗を使用するバスロジックをデザインします。
スイッチング出力の数もグランドバウンスに影響します。スイッチング出力の数が増えると、蓄積される総電荷も増加します。総電荷は、各スイッチング出力の蓄積された電荷の合計に等しくなります。したがって、スイッチング出力の数が増えると、グランドにシンクする必要のある電流量が増加します。グランドバウンスは、スイッチングする出力が１つ増えるごとに最大40〜50mV増加する可能性があります。
このような影響を打ち消すために、インテルデバイスには、複数のVCCピンとGNDピンのペアが用意されています。グランドバウンスを低減するには、スイッチング出力をグランドピンの近くに移動し、同時にスイッチング出力をデバイス全体に分配します。
スイッチング・ピンをグランドピンの隣に配置するほかに、プログラム可能なグランドピンを作成します。これには、グランドのみを駆動する出力ピンをデザイン内に作成します。この出力ピンをボードのグランドに接続することにより、デバイスのグランドはボードのグランドに別の接続を持つことになり、グランドバウンスを減少させることができます。
多くのインテルFPGAデバイスには、出力ドライバーに対するスルーレート・オプションがあります。低速スルーレート・オプションをすべてのドライバー、または大部分のドライバーに対してオンにすると、ドライバーの速度が低下し、di/dtが減少し、グランドバウンスが減少します。
グランドバウンスをさらに低減するには、同時スイッチング可能な出力の数をデザイン内で制限します。カウンターなどの機能の場合、一度に1ビットしか切り替わらないため、標準のシーケンシャル・バイナリー・コーディングの代わりにグレイ・コーディングを使用します。
極端なケースでは、高速ロジックデバイスの各スイッチング出力に直列に抵抗を追加すると、各出力への電流の流れが制限され、グランドバウンスが許容レベルまで減る可能性があります。