| 2023.06.26 |
- VCCH_SDM ピンの接続ガイドラインを更新しました。
- I_PIN_PERST[0,1]_N_GXR ピンの接続ガイドラインを更新しました。
- Intel Agilex® 7 Rタイル・トランシーバー・ピンの表で、REFCLK_GXR[R,L] [14A,14C,15C]_CH2P および REFCLK_GXR[R,L] [14A,14C,15C]_CH2N のピン名を更新しました。
- VCCERT_FGT_GXF[L,R] ピン、VCCERT1_FHT_GXF[L,R] ピン、VCCERT2_FHT_GXF[L,R] ピン、および VCCRT_GXR[L,R] ピンの接続ガイドラインを更新しました。
- 電源供給ピンの表で、VCCFUSEWR_SDM ピンの接続ガイドラインを更新しました。
- PタイルおよびEタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの表およびFタイルおよびRタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの表で、VCCFUSEWR_SDM ピンの接続ガイドラインを更新しました。
- FタイルおよびRタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの表で、電力レギュレーターのグループ分けを更新しました。
- FタイルおよびRタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの例の図を更新しました。
- ドキュメントのタイトルを、 Intel Agilex® 7デバイスファミリーのピン接続ガイドラインから Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズに変更しました。
|
| 2023.04.03 |
- FタイルおよびRタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの表で、VCCH_SDM ピンの脚注を追加しました。
- SDMのオプションの信号ピンの表で、HPS_COLD_nRESET 信号の説明を更新しました。
- VCCH ピンの接続ガイドラインを更新しました。
- FGT[L,R]_RX_Q[0,1,2,3]_CH[0,1,2,3]P ピンおよび FGT[L,R]_RX_Q[0,1,2,3]_CH[0,1,2,3]N ピンの接続ガイドラインを更新しました。
- VCCERT1_FHT_GXF[L,R] ピンおよび VCCERT2_FHT_GXF[L,R] ピンの接続ガイドラインを更新しました。
- PタイルおよびEタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの表およびFタイルおよびRタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの表を更新して、VCCFUSEWR_SDMをVCCIO_SDMレールおよびVCCIO_HPSレールと組み合わせました。
- FタイルおよびRタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの表を更新して、VCCERT_FGT_GXFをVCCERT1_FHT_GXFレールおよびVCCERT2_FHT_GXFレールと組み合わせました。
- PタイルおよびEタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの例の図を更新し、FタイルおよびRタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの例の図を更新して、VCCFUSEWR_SDMをVCCIO_SDMレールおよびVCCIO_HPSレールと組み合わせました。
- FタイルおよびRタイル・トランシーバーを備えた Intel Agilex® 7デバイスの電源共有ガイドラインの例の図を更新して、VCCERT_FGT_GXFをVCCERT1_FHT_GXFレールおよびVCCERT2_FHT_GXFレールと組み合わせました。
|
| 2023.02.28 |
- VCCRCORE ピンの説明を更新しました。
- VCCHFUSE_GXR[L,R] ピンの接続ガイドラインを更新しました。
|
| 2023.02.20 |
- Rタイル・トランシーバー・ピンの項を更新し、Intel® Agilex™ 7 AGI041デバイスのガイドラインを追加しました。
- 次の表の VCCFUSEWR_SDM の注記を更新しました。
- PタイルおよびEタイル・トランシーバーを備えたIntel® Agilex™ 7デバイスの電源共有ガイドラインの表
- FタイルおよびRタイル・トランシーバーを備えたIntel® Agilex™ 7デバイスの電源共有ガイドラインの表
- 製品ファミリー名を Intel® Agilex™ 7に更新しました。
- ドキュメントのタイトルを、 インテル® Agilex™ デバイスファミリーのピン接続ガイドラインから Intel® Agilex™ 7デバイスファミリーのピン接続ガイドラインに変更しました。
|
| 2022.09.22 |
- VCCBAT ピンの接続ガイドラインを更新しました。
- VCCL_HPS ピンの接続ガイドラインを更新しました。
|
| 2022.09.06 |
VCCRCORE ピンの接続ガイドラインを更新しました。 |
| 2022.07.20 |
オプション/兼用コンフィグレーション・ピン の項を更新しました。 |
| 2022.06.21 |
- VCCIO_PIO[3][A,B,C,D,E,F] ピンの接続ガイドラインを更新しました。
- REFCLK_GXP[L10A,L10C]_CH[0,2][p,n] ピンの接続ガイドラインを更新しました。
- I_PIN_PERST_N_GXF ピンの接続ガイドラインを更新しました。
- –4Xおよび–4FスピードグレードのVCCL_HPS電源電圧を、VCCL_HPS ピンの接続ガイドラインで更新しました。
- 次の表を更新して、VCCL_HPSおよびVCCPLLDIG_HPSの–4Xスピードグレード・デバイスの詳細を追加しました。
- PタイルおよびEタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドラインの表
- F タイルおよびR タイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドラインの表
- PタイルおよびEタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドラインの例の図で、注記 (5) を追加しました。
- FタイルおよびRタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドラインの例の図で、注記 (6) を追加しました。
|
| 2022.04.20 |
REFCLK_FGT[L,R]_Q[2,3]_CH[8,9]P ピンおよび REFCLK_FGT[L,R]_Q[2,3]_CH[8,9]N ピンの接続ガイドラインを更新しました。 |
| 2022.04.15 |
- VCCBAT ピンの接続ガイドラインを更新しました。
- VCCBAT電源を次の例から削除しました。
- 例1: PタイルおよびEタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドライン
- 例2: FタイルおよびRタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドライン
|
| 2022.01.14 |
NAND_RB ピンの説明および接続ガイドラインを更新しました。 |
| 2021.11.08 |
- インテル® Agilex™デバイスのピンのステータスの項を更新しました。
- 次のピンのバンク・インデックスを更新しました。
- CLK_[T,B]_2[A,B,C,D,E,F]_[0:1][p,n]
- CLK_[T,B]_3[A,B,C,D,E,F]_[0:1][p,n]
- PLL_[2][A,B,C,D,E,F]_[T,B]_FB[0:1]
- PLL_[3][A,B,C,D,E,F]_[T,B]_FB[0:1]
- PLL_[2][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]
- PLL_[3][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]
- DIFF_RX[2][A,B,C,D,E,F][1:24][p,n]
- DIFF_RX[3][A,B,C,D,E,F][1:24][p,n]
- DIFF_TX[2][A,B,C,D,E,F][1:24][p,n]
- DIFF_TX[3][A,B,C,D,E,F][1:24][p,n]
- 次のピンの説明を更新しました。
- CLK_[T,B]_2[A,B,C,D,E,F]_[0:1][p,n]
- CLK_[T,B]_3[A,B,C,D,E,F]_[0:1][p,n]
- PLL_[2][A,B,C,D,E,F]_[T,B]_FB[0:1]
- PLL_[3][A,B,C,D,E,F]_[T,B]_FB[0:1]
- PLL_[2][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]
- PLL_[3][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]
- DIFF_RX[2][A,B,C,D,E,F][1:24][p,n]
- DIFF_RX[3][A,B,C,D,E,F][1:24][p,n]
- DIFF_TX[2][A,B,C,D,E,F][1:24][p,n]
- DIFF_TX[3][A,B,C,D,E,F][1:24][p,n]
- AVST_DATA[31:0]
- AVST_READY(3A bank)
- AVST_CLK(3A bank)
- AVST_VALID(3A bank)
- TCK ピンの接続ガイドラインを更新しました。
- nSTATUS ピンの説明を更新しました。
- TEMPDIODE[1,3,4,6][p,n] ピンの説明および接続ガイドラインを更新しました。
- VCCH_SDM ピンの接続ガイドラインを更新しました。
- VCCFUSEWR_SDM ピンの接続ガイドラインを更新しました。
- REFCLK_GXE[R9A]_CH[0:8][p,n] ピンの接続ガイドラインを更新しました。
- VCCH_GXP[L1,R1] の接続ガイドラインを更新しました。
- SDMのオプションの信号ピン の表で、AVST x16コンフィグレーション・スキームのCONF_DONE信号とINIT_DONE信号のSDM_IOピンを更新しました。
- SDMのオプションの信号ピンの表で、nCATTRIP信号のAVST x4、AVST x8、およびAVST x32コンフィグレーション・スキームのSDM_IOピンを更新しました。
- VCCRCORE のピン名を更新しました。
- 次のピン名を更新しました。
- RCOMP_P_FHT_GXF
- RCOMP_N_FHT_GXF
- RCOMP_P_Q2_CH1_FGT_GXF
- RCOMP_N_Q2_CH1_FGT_GXF
- FタイルおよびRタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドラインの例の図を更新して、VCCH_SDMレールに関する注意事項を含めました。
- 付録 の項を削除しました。
|
| 2021.10.29 |
- SDMのオプションの信号ピンの表で、PWRMGT_SCL 信号、PWRMGT_SDA 信号、および PWRMGT_ALERT 信号の注意事項を追加しました。
- インテル® Agilex™デバイスファミリーのピン接続ガイドラインの注意事項の項に、新たに注意事項を追加しました。
|
| 2021.07.02 |
- SDMのオプションの信号ピンの表に、nCATTRIP信号を追加しました。
- VSIGP_[0,1] および VSIGN_[0,1] ピンの接続ガイドラインを更新しました。
- REFCLK_GXE(L8,R9)_CH[0:8][p,n] ピンの接続ガイドラインを更新しました。
|
| 2021.06.02 |
- IO_AUX_RREF(10,12,20,22)、IO_AUX_RREF[10,12,20,22]_P、および U[10,12,20]_P_IO_RESREF_0 のピン名を更新しました。
- IO_AUX_RREF(10,12,20,22) ピン、IO_AUX_RREF[10,12,20,22]_P ピン、および U[10,12,20]_P_IO_RESREF_0 ピンの説明を更新しました。
- VCCH_SDM ピンの接続ガイドラインを更新しました。
- VCCH_FGT_GXF[L,R] ピンおよび VCCERT_FGT_GXF[L,R] ピンの接続ガイドラインを更新しました。
- I_PIN_PERST_N_GXF ピンの接続ガイドラインを更新しました。
- FタイルおよびRタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドライン の表で、VCCEHT_FHT_GXF ピンおよび VCCERT_FGT_GXF ピンの電源供給許容範囲を更新しました。
- VCCIO_PIO および VCCIO_PIO_SDM 電源レールを次の例で更新しました。
- 例1: PタイルおよびEタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドライン
- 例2: FタイルおよびRタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドライン
- IO_PLL_REFCLK_[12A,12C,13A,13C]_GXF ピンの説明および接続ガイドラインを削除しました。
- FシリーズとIシリーズのリファレンスを削除しました。
|
| 2021.03.23 |
- 次の項を追加しました。
- インテル® Agilex™ Fタイルピン
- インテル® Agilex™ Rタイルピン
- 付録
- SDMピンの表を更新して、SDM_IO15 ピンのAS_nRST情報を含めました。
- 電源供給ピンの表で、次のピンの接続ガイドラインを更新しました。
- VCCIO_PIO_SDM
- VCCPT
- VCCR_CORE
- VCCH
- VCCIO_PIO[2][A,B,C,D] および VCCIO_PIO[3][A,B,C,D]
- Eタイルピンの表で、VCC_HSSI_GXE(L1,R1) の接続ガイドラインを更新しました。
- VCCRT_GXE(L1,R1) ピンのLCフィルターのリファレンスをAN 910: インテル® Agilex™配電ネットワーク設計ガイドラインに更新しました。
- Pタイルピンの表で、次のピンの説明を更新しました。
- GXP[L10A,R11A]_RX_CH[19:0][p,n]
- GXP[L10A,R11A]_TX_CH[19:0][p,n]
- REFCLK_GXP[L10A,R11A]_CH[0,2][p,n]
- PタイルおよびEタイル・トランシーバーを搭載したインテル® Agilex™ Fシリーズデバイスの電源共有ガイドラインの例の図を更新しました。
- 注記 (1) を更新して、次の図のVCCL_HPS接続ガイドラインのリファレンスを追加しました。
- PタイルおよびEタイル・トランシーバーを搭載したインテル® Agilex™ F シリーズデバイスの電源共有ガイドライン
- FタイルおよびRタイル・トランシーバーを搭載したインテル® Agilex™ Iシリーズデバイスの電源共有ガイドライン
- インテル® Agilex™ ESデバイス (2486A) の電源共有ガイドライン
- 次の項を削除しました。
- インテル® Agilex™ Hタイルピン
- 例2 - インテル® Agilex™ (PタイルおよびHタイル)
- SDMオプションの信号ピンの表で、次の信号のASx4コンフィグレーション・スキームからSDM_IO15を削除しました。
- CONF_DONE
- INIT_DONE
- CvP_CONFDONE
- SEU_ERROR
- HPS_COLD_nRESET
- Direct to Factory Image
|
| 2020.12.03 |
- インテル® Agilex™ Hタイルピンの項を追加しました。
- 次の電源共有ガイドラインを追加しました。
- 例2: インテル® Agilex™ (PタイルおよびHタイル)
- トピックのタイトルを、例1: インテル® Agilex™ から例1: インテル® Agilex™ (PタイルおよびEタイル) に更新して、明確にしました。
- 専用コンフィグレーション/JTAGピン (暫定) の表で、nCONFIG のピンの説明を更新しました。
- クロックピンおよびPLLピン (暫定) の表で、すべてのクロックピンとPLLピンの機能を更新しました。
- オプション/兼用コンフィグレーション・ピン (暫定) の表で、ピン機能と説明を更新しました。
- 差動I/Oピン (暫定) の表で、DIFF_RX および DIFF_TX のピンの説明を更新しました。
- 電源ピン (暫定) の表を次のとおり更新しました。
- VCCR_CORE および VCCA_PLL の接続ガイドラインを更新しました。
- VCCL_HPS および VCCIO_PIO の接続ガイドラインを更新しました。
- VCCIO_PIO[2][A,B,C,D] および VCCIO_PIO[3][A,B,C,D] の接続ガイドラインを更新しました。
- VCCADC のピンの説明を更新しました。
- 電圧センサーおよび電圧リファレンス・ピン (暫定) 表で、VREFP_ADC、VREFN_ADC、VSIGP_[0,1]、および VSIGN_[0,1] の接続ガイドラインを更新しました。
- Eタイルピン (暫定) の表を次のとおり更新しました。
- GXE(L8,R9)_RX_CH[0:23][p,n] および GXE(L8,R9)_TX_CH[0:23][p,n] 向けにサポートされているI/O規格をCML –56G PAM4および30G NRZから57.8G PAM4および28.9G NRZに更新しました。
- REFCLK_GXE(L8,R9)(A,B,C)_CH[0:8][p,n] ピンの説明と接続ガイドラインを更新しました。
- Pタイルピンの項に注記を追加し、PCBのレーン反転および極性反転の詳細を含めました。
- HPS供給ピンの表を更新しました。
- VCCR_CORE および VCCA_PLL の注記を更新して、VCCR_CORE ピンは、インテル® Agilex™ ES (2486Aパッケージ) デバイスの場合は1.8V電源に接続する必要があり、インテル® Agilex™量産デバイスおよびその他のインテル® Agilex™ ES (2486Aパッケージを除く) デバイスの場合は1.2V電源に接続する必要があることを次の図と表で明確にしました。
- 表: PタイルおよびEタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドライン (暫定)
- 図: PタイルおよびＨタイル・トランシーバーを搭載したインテル® Agilex™デバイスの電源共有ガイドライン (暫定)
- 特定の電源レールのデカップリングに関する推奨事項の詳細に関するリファレンスを、 インテル® Agilex™プラットフォーム・デザイン・ガイドから AN 910: インテル® Agilex™電源供給ネットワークのデザイン・ガイドラインに置き換えました。
|
| 2020.06.30 |
- TCK ピンの接続ガイドラインを更新しました。
- nSTATUS ピンの説明を更新しました。
- nCONFIG のピンの説明と接続ガイドラインを更新しました。
- VCCIO_PIO_SDM ピンの接続ガイドラインを更新しました。
- SDMオプションの信号ピンの表で、Direct to Factory Image 信号のAVST x8、x16、および x32コンフィグレーション・スキームを更新しました。
- セキュア・デバイス・マネージャー (SDM) ピンの表から、SDMMC_CFGコンフィグレーション・ピンの機能と接続ガイドラインを削除しました。
|
| 2020.05.05 |
VCCFUSEWR_SDM ピンの接続ガイドラインを更新しました。 |
| 2020.04.24 |
- VCCFUSEWR_SDM の電圧を更新しました。
- VSIGP_[0,1] および VSIGN_[0,1] ピンの接続ガイドラインを更新しました。
- AVST_READY(3A bank) ピンの機能、ピンの説明、および接続ガイドラインを更新しました。
|
| 2020.02.04 |
VSIGP_[0,1] および VSIGN_[0,1] ピンの接続ガイドラインを更新しました。 |
| 2020.01.23 |
- Early Power Estimator (EPE) ツールの名前をインテルFPGA Power and Thermal Calculatorに変更しました。
- TMS および TDI ピンの接続ガイドラインで、VCCPGM電源をVCCIO_SDM電源に更新しました。
- TCK、TMS、TDI、nSTATUS、nCONFIG、および OSC_CLK_1 ピンの説明を更新しました。
- AVST_DATA[31:0] および AVST_READY(3A bank) のピンの説明を更新しました。
- ピン名を SDM_MISSION_DATA[31:0]、SDM_MISSION_CLK、および SDM_MISSION_DATA_VALID から AVST_DATA[31:0]、AVST_CLK、および AVST_VALID に更新しました。
- ピン名を I_PIN_PERST_N_U[10,20]_P から I_PIN_PERST_N_P に更新しました。
- I/O規格の名前を1.5V真の差動信号から真の差動信号に更新しました。
- AVST_READY(3A bank)、AVST_CLK(3A bank)、および AVST_VALID(3A bank) ピンに対してサポートされているI/O規格をSSTL 1.2Vから1.2V LVCMOSに更新しました。
- DIFF_RX[2][A,B,C,D][1:24][p,n]、DIFF_RX[3][A,B,C,D][1:24][p,n]、DIFF_TX[2][A,B,C,D][1:24][p,n]、および DIFF_TX[3][A,B,C,D][1:24][p,n] のピンの説明を更新しました。
- IO_AUX_RREF[10,20]_P ピンの抵抗値を2kΩから2.8kΩに更新しました。
- VCCBAT ピンの説明および接続ガイドラインを更新しました。
- VCCPT ピンの説明および接続ガイドラインを更新しました。
- VCCR_CORE ピンの説明および接続ガイドラインを更新しました。
- VCCA_PLL ピンの説明を更新しました。
- DNU ピンの接続ガイドラインを更新しました。
- VCCIO_SDM ピンの接続ガイドラインを更新しました。
- RREF_SDM ピンの機能を更新しました。
- REFCLK_GXE(L8,R9)_CH[0:8][p,n] ピンの説明および接続ガイドラインを更新しました。
- GXP[L10A,R11A]_RX_CH[19:0][p,n] ピンの接続ガイドラインを更新しました。
- GXP[L10A,R11A]_TX_CH[19:0][p,n] ピンの接続ガイドラインを更新しました。
- REFCLK_GXP[L10A,R11A]_CH[0,2][p,n] ピンの接続ガイドラインを更新しました。
- U[10,20]_P_IORESREF_0 ピンの抵抗値を200Ωから169Ωに更新しました。
- I_PIN_PERST_P ピンの接続ガイドラインを更新しました。
- VCCL_HPS ピンの接続ガイドラインを更新しました。
- インテル® Agilex™デバイスの電源共有ガイドラインの表を更新しました。
- インテル® Agilex™デバイスの電源共有ガイドラインの例の図を更新しました。
- CONF_DONE および INIT_DONE ピンのAVST x16およびx32にSDM_IO8を追加しました。
- 外部メモリー・インターフェイス・ピンの項に、 インテル® Agilex™デバイスの外部メモリー・インターフェイス・ピン情報へのリファレンスを追加しました。
- Eタイルピンの項に、Eタイル・トランシーバーPHYユーザーガイドへのリファレンスを追加しました。
|
| 2019.06.10 |
初版 |