インテルのみ表示可能 — GUID: xjd1552554809389
Ixiasoft
1.1. Intel Agilex® 7デバイスのピンのステータス
1.2. Intel Agilex® 7 FPGAコアピン
1.3. Intel Agilex® 7 Eタイルピン
1.4. Intel Agilex® 7 Pタイルピン
1.5. Intel Agilex® 7 Fタイルピン
1.6. Intel Agilex® 7 Rタイルピン
1.7. Intel Agilex® 7ハード・プロセッサー・システム (HPS) ピン
1.8. Intel Agilex® 7の電源共有ガイドライン
1.9. Intel Agilex® 7デバイスファミリーのピン接続ガイドラインの注意事項
1.10. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズの改訂履歴
1.2.1. クロックピンおよびPLLピン
1.2.2. 専用コンフィグレーション/JTAGピン
1.2.3. オプション/兼用コンフィグレーション・ピン
1.2.4. 差動I/Oピン
1.2.5. 外部メモリー・インターフェイス・ピン
1.2.6. 電圧センサーピンおよび電圧リファレンス・ピン
1.2.7. リモート温度検出ダイオードピン
1.2.8. リファレンス・ピン
1.2.9. 非接続ピンおよび使用禁止 (DNU) ピン
1.2.10. 電源供給ピン
1.2.11. セキュア・デバイス・マネージャー (SDM) ピン
1.2.12. セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン
インテルのみ表示可能 — GUID: xjd1552554809389
Ixiasoft
1.7.2. HPSオシレーター・クロック入力ピン
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力して、デザインをコンパイルすることをお勧めします。 インテル® Quartus® Prime開発ソフトウェアによるピン接続のチェックは、I/O割り当ておよび配置規則に従って行われます。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに完全には記載されていないその他の要因によって、デバイスごとに異なります。
HPSピンの機能 | ピンの説明と接続ガイドライン | ピンの種類 | 有効な割り当て |
---|---|---|---|
HPS_OSC_CLK | メインPLLを駆動するクロック入力ピンです。 シングルエンド・クロックソースをこのピンに接続します。クロックソースのI/O規格は、VCCIO_HPSと互換性がある必要があります。 |
入力 | 48個のHPS専用I/Oのいずれかを選択します。サポートされている周波数の詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series を参照してください。 |