Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

ダウンロード PDF
ID 683112
日付 6/26/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ
1. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ x
1.1. Intel Agilex® 7デバイスのピンのステータス 1.2. Intel Agilex® 7 FPGAコアピン 1.3. Intel Agilex® 7 Eタイルピン 1.4. Intel Agilex® 7 Pタイルピン 1.5. Intel Agilex® 7 Fタイルピン 1.6. Intel Agilex® 7 Rタイルピン 1.7. Intel Agilex® 7ハード・プロセッサー・システム (HPS) ピン 1.8. Intel Agilex® 7の電源共有ガイドライン 1.9. Intel Agilex® 7デバイスファミリーのピン接続ガイドラインの注意事項 1.10. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズの改訂履歴
1.2. Intel Agilex® 7 FPGAコアピン x
1.2.1. クロックピンおよびPLLピン 1.2.2. 専用コンフィグレーション/JTAGピン 1.2.3. オプション/兼用コンフィグレーション・ピン 1.2.4. 差動I/Oピン 1.2.5. 外部メモリー・インターフェイス・ピン 1.2.6. 電圧センサーピンおよび電圧リファレンス・ピン 1.2.7. リモート温度検出ダイオードピン 1.2.8. リファレンス・ピン 1.2.9. 非接続ピンおよび使用禁止 (DNU) ピン 1.2.10. 電源供給ピン 1.2.11. セキュア・デバイス・マネージャー (SDM) ピン 1.2.12. セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン
1.3. Intel Agilex® 7 Eタイルピン x
1.3.1. Eタイル電源供給ピン 1.3.2. Eタイル・トランシーバー・ピン
1.4. Intel Agilex® 7 Pタイルピン x
1.4.1. Pタイル電源供給ピン 1.4.2. Pタイル・トランシーバー・ピン
1.5. Intel Agilex® 7 Fタイルピン x
1.5.1. Fタイル電源供給ピン 1.5.2. Fタイル・トランシーバー・ピン
1.6. Intel Agilex® 7 Rタイルピン x
1.6.1. Rタイル電源供給ピン 1.6.2. Intel Agilex® 7 Rタイル・トランシーバー・ピン
1.7. Intel Agilex® 7ハード・プロセッサー・システム (HPS) ピン x
1.7.1. HPS電源ピン 1.7.2. HPSオシレーター・クロック入力ピン 1.7.3. HPS JTAGピン 1.7.4. HPS GPIOピン 1.7.5. HPS SDMMCピン 1.7.6. HPS NANDピン 1.7.7. HPS USBピン 1.7.8. HPS EMACピン 1.7.9. HPS I2C_EMACおよびMDIOピン 1.7.10. HPS I2Cピン 1.7.11. HPS SPIピン 1.7.12. HPS UARTピン 1.7.13. HPSトレースピン
1.8. Intel Agilex® 7の電源共有ガイドライン x
1.8.1. 例1: Intel Agilex® 7デバイス (PタイルおよびEタイル) 1.8.2. 例2: Intel Agilex® 7デバイス (FタイルおよびRタイル)
1. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

1.4.2. Pタイル・トランシーバー・ピン

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力して、デザインをコンパイルすることをお勧めします。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。このルールは、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、およびこのドキュメントまたはデバイス・ハンドブックに記載されていないその他の要因によって異なります。
表 17.  Pタイル・トランシーバー・ピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン
GXP[L10A,L10C]_RX_CH[15:0][p,n] 入力

PCIe* Gen4ベースのレシーバーピンです。デバイスの左側 (L) のPタイル・トランシーバーに固有です。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

これらのピンを使用しない場合は、1kΩのプルダウン抵抗を介してGNDに接続してください。
GXP[L10A,L10C]_TX_CH[15:0][p,n] 出力

PCIe* Gen4ベースのトランスミッター・ピンです。デバイスの左側 (L) のPタイル・トランシーバーに固有です。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

トランスミッター・ピンはAC結合させてください。コンデンサーの値の範囲は、 PCIe* Gen4仕様に従って、176nFから256nFです。

これらのピンは、使用しない場合はフローティングにしてください。
REFCLK_GXP[L10A,L10C]_CH[0,2][p,n] 入力

標準 PCIe* HCSLリファレンス・クロック入力ピンです。デバイスの左側 (L) のPタイル・トランシーバーに固有です。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

HCSL I/O規格の場合、DC結合のみをサポートします。

100MHzリファレンス・クロックは、x16モードと4x4モードの両方のリファレンス・クロック入力に接続してください。これらのリファレンス・クロックは、同じクロックソースから派生させてください。ファンアウト・バッファーは使用できますが、± 300ppmの要件を満たす必要があります。

2x8モードの場合、両方のリファレンス・クロック入力を同じクロックソースに接続するか、2つの独立したクロックソースに接続します。

Pタイルが完全に未使用の場合は、両方のREFCLK入力をGNDに接続します。

未使用のリファレンス・クロック・ピンは、GNDへの1kΩプルダウン抵抗に接続する必要があります。
IO_AUX_RREF[10,12]_P 入力

Pタイル・トランシーバーのEmbedded Multi-Die-Interconnect Bridge (EMIB) のリファレンス抵抗です。

デバイスの集積度とパッケージの組み合わせによっては、使用できないピンもあります。詳細については、特定のデバイスのピンアウトファイルを参照してください。

各IO_AUX_RREFを2.8kΩ抵抗 (± 1%) 経由GNDに接続します。

PCBレイアウトでは、このピンから抵抗までのトレースは、アグレッサー信号を避けて配線する必要があります。
U[10,12]_P_IO_RESREF_0 入力

PMA回路用のトランシーバー・リファレンス抵抗接続です。キャリブレーション用の終端を提供します。

デバイスの集積度とパッケージの組み合わせによっては、使用できないピンもあります。詳細については、特定のデバイスのピンアウトファイルを参照してください。

各ピンを169Ω 1％ (100ppm/°C) の高精度抵抗経由GNDに接続します。

この抵抗は、IO_RESREFピンのすぐ近くに配置します。ノイズの多い信号は、このリファレンス抵抗またはそのトレースの隣には配線しないでください。リファレンス抵抗のすぐ近くに配置されたビアを介して抵抗をGNDプレーンに接続します。

外部リファレンス抵抗の寄生容量負荷は、14pF未満にしてください。最大寄生容量には、PHYカウント、パッケージトレース、およびPCBトレースの外部負荷が含まれます。IO_RESREFピンに接続された各PHYによって、さらに1.5pFの負荷が追加されます。
I_PIN_PERST_N_U[10,12]_P 入力

PCI Express* ( PCIe* ) Platformリセットピンです。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

PCI Express* ( PCIe* ) アダプターカードの実装では、 PCIe* nPERST信号は、 PCIe* エッジコネクターから各Pタイル・トランシーバー・バンクI_PIN_PERST_N入力に接続します。

レベル・トランスレーターを使用してファンアウトし、 PCIe* コネクターからの3.3VオープンドレインnPERST信号を変更して、ボード上で使用する各Pタイル・トランシーバーの1.8V I_PIN_PERST_N入力にします。

1.8Vプルアップ抵抗をI_PIN_PERST_N入力に提供します。これは、 PCIe* コネクターからのnPERST信号はオープンドレイン信号であるためです。アダプターカードの3.3V PCIe* nPERST信号をプルアップしてください。

タイルは、未使用の場合はGNDに接続します。

2つの独立したクロックソースを2x8分岐モードに使用する場合は、両方のリファレンス・クロックが安定した後、I_PIN_PERST_NがHighにデアサートされていることを確認してください。
レベル 2 の表題