各RタイルバンクのIO_RCOMP_0_N_GXRピンとIO_RCOMP_0_P_GXRピンの間に、150Ω 1%の抵抗を接続します。

RCOMP_PおよびRCOMP_Nの合計配線配線 (パッケージおよびボード) 抵抗は0.500Ω未満です。

PCBレイアウトでは、高速クロックまたはデータ・アグレッサーの隣にトレースを配線しないでください。RCOMP_Pの最大容量を5.0pF未満に保つ必要があります。

IO_ROMP_1_PおよびIO_ROMP_1_Nは、 Intel Agilex® 7 AGI041デバイスでのみ使用できます。

このタイルを使用しない場合、これらのピンはフローティングのままにします。

Rタイル用の外部バイアス抵抗です。

このピンの使用法は、 Intel Agilex® 7 AGI041デバイスと、他の Intel Agilex® 7 FPGAデバイスでは異なります。

Intel Agilex® 7 AGI041デバイスを除く Intel Agilex® 7 Iシリーズデバイスの場合、

• PCIe* アダプターカードの実装では、 PCIe* nPERST信号を PCIe* エッジコネクターから各Rタイル・トランシーバー・バンクのI_PIN_PERST_N入力に接続します。レベル・トランスレーターを使用してファンアウトし、3.3VオープンドレインnPERST信号を PCIe* コネクターからボードで使用されている各Rタイル・トランシーバーの1.0V I_PIN_PERST_N入力に変更します。 PCIe* コネクターからのnPERST信号はオープンドレイン信号であるため、I_PIN_PERST_N入力に1.0Vプルアップ抵抗を接続します。アダプターカード上の3.3V PCIe* nPERST信号をプルアップする必要があります。
• 2 x 8分岐EPモードで、2 x 8分岐モードに2つの独立したクロックソースが使用される場合は、REFCLK_GXR_CH0およびREFCLK_GXR_CH1の両方が安定した後で、I_PIN_PERST_NがHighにデアサートされていることを確認してください。

Intel Agilex® 7 AGI041デバイスの場合、

• 1 x 16ルートポート (RP)、 1 x 16 TLPバイパスモード (BP)、1 x 16エンドポイント (EP)、2 x 8 RP、2 x 8 BP、2 x 8 EP ( インテル® Quartus® Prime IPで、Enable Independent PERST pinsパラメーターがdisableに設定されている場合)、4 x 4 RP、4 x 4 BP、および4 x 4 EPでは、 PCIe* エッジコネクターからの PCIe* nPERST信号を各Rタイル・トランシーバー・バンクI_PIN_PERST_N入力に接続します。レベル・トランスレーターを使用してファンアウトし、3.3 VオープンドレインnPERST信号を PCIe* コネクターからボードで使用されている各Rタイル・トランシーバーの1.0V I_PIN_PERST_N入力に変更します。 PCIe* コネクターからのnPERST信号はオープンドレイン信号であるため、I_PIN_PERST_N入力に1.0Vプルアップ抵抗を接続します。アダプターカード上の3.3V PCIe* nPERST信号をプルアップする必要があります。
• 2 x 8 EP ( インテル® Quartus® Prime IPで、Enable Independent PERST pinsパラメーターをenableに設定) では、REFCLK_GXR_CH2が少なくとも100µs安定した後、このI_PIN_PERST_NピンをHighにデアサートする必要があります。

タイルが Intel Agilex® 7 AGI041および他の Intel Agilex® 7デバイスの両方で使用されていない場合は、GNDに接続してください。

PCI Express* ( PCIe* ) PORT0およびPORT1のリセットピンです。

アクティブLow。これら2つのピンは、 Intel Agilex® 7 AGI041デバイスでのみ使用可能です。

• 1 x 16 RP、1 x 16 BP、1 x 16 EP、2 x 8 RP、2 x 8 BP、2 x 8 EP ( インテル® Quartus® Prime IPで、Enable Independent PERST pinsパラメーターがdisableに設定されている場合)、4 x 4 RP、4 x 4 BP、および4 x 4 EPの場合、これら2つのピンをフローティングのままにするか、それぞれ抵抗を介してVCCCLK_GXRにプルアップするか、またはGNDに接続します。
• 2 x 8 EP ( インテル® Quartus® Prime IPで、Enable Independent PERST pinsパラメーターをenableに設定) では、I_PIN_PERST0_NはPORT0の独立したリセット信号であり、I_PIN_PERST1_NはPORT1の独立したリセット信号です。2 x 8 EPモードの PCIe* アダプターカード実装では、 PCIe* エッジコネクターからの PCIe* nPERST信号を、対応するI_PIN_PERST0_NまたはI_PIN_PERST1_N信号に接続します。レベル・トランスレーターを使用してファンアウトし、 PCIe* コネクターからの3.3VオープンドレインnPERST信号を、ボードで使用されている各Rタイル・トランシーバーの1.0V I_PIN_PERST0_NまたはI_PIN_PERST1_N入力に変更します。 PCIe* コネクターからのnPERST信号がオープンドレイン信号の場合は、I_PIN_PERST0_NまたはI_PIN_PERST1_N入力に1.0Vプルアップ抵抗を接続します。アダプターカード上の3.3V PCIe* nPERST信号をプルアップする必要があります。2つの独立したクロックソースが使用される場合は、REFCLK_GXR_CH0が安定した後にI_PIN_PERST0_NがHighにデアサートされ、REFCLK_GXR_CH1が安定した後にI_PIN_PERST1_NがHighにデアサートされるようにしてください。未使用のポートがある場合は、対応するI_PIN_PERST_NピンをGNDに接続する必要があります。

標準 PCIe* High Speed Current Steering Logic (HCSL) リファレンス・クロック入力ピンです。デバイスの左側 (L) または右側 (R) のRタイル・トランシーバーに固有です。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

HCSL I/O規格のみをサポートします。DC結合させる必要があります。

Intel Agilex® 7 AGI041デバイスを含む、すべての Intel Agilex® 7 Iシリーズデバイスの場合、

• 1 x 16 RP、1 x 16 BP、1 x 16 EP、2 x 8 RP、2 x 8 BP、2 x 8 EP ( インテル® Quartus® Prime IPで、Enable Independent PERST pinsパラメーターがdisableに設定されている場合)、4 x 4 RP、4 x 4 BP、および4 x 4 EPの場合、100MHz ±100 ppmのリファレンス・クロックを両方のリファレンス・クロック入力に接続する必要があります。これらのリファレンス・クロックは、同じクロックソースから派生する必要があります。ファンアウト・バッファーを使用できますが、Gen 5の±100 ppm要件を満たす必要があります。
• 2 x 8 EP ( インテル® Quartus® Prime IPで、Enable Independent PERST pinsパラメーターをenableに設定) では、両方のリファレンス・クロック入力を同じクロックソースに接続することも、2つの独立したクロックソースに接続することもできます。

これらのピンは、使用しない場合はフローティングのままにします。

標準 PCIe* High Speed Current Steering Logic (HCSL) リファレンス・クロック入力ピンです。FPGAコア・ファブリックに固有です。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

これら2つのピンは、 Intel Agilex® 7 AGI041デバイスでのみ使用可能です。

HCSL I/O規格のみをサポートします。DC結合させる必要があります。

• 1 x 16 RP、1 x 16 BP、1 x 16 EP、2 x 8 RP、2 x 8 BP、2 x 8 EP ( インテル® Quartus® Prime IPで、Enable Independent PERST pinsパラメーターがdisableに設定されている場合)、4 x 4 RP、4 x 4 BP、および4 x 4 EPでは、このリファレンス・クロックをGNDに接続するか、100MHz ±100 ppmのローカル・ボード・リファレンス・クロックをこのリファレンス・クロック入力に接続できます。
• 2 x 8 EP ( インテル® Quartus® Prime IPで、Enable Independent PERST pinsパラメーターがenableに設定されている場合) では、このリファレンス・クロックが常に提供されるようにするには、100MHz ±100 ppmのローカル・ボード・リファレンス・クロックをリファレンス・クロック入力に接続する必要があります。

これらのピンは、使用しない場合はフローティングのままにします。

トランシーバー・レシーバー・ピンです。デバイスの左側 (L) または右側 (R) のRタイル・トランシーバーに固有です。

PCIe* Gen 5モードでは、下位16ビット [15:0] を使用します。これらのピンは、最大32GbpsのNRZエンコードもサポートします。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

トランシーバー・トランスミッター・ピンです。デバイスの左側 (L) または右側 (R) のRタイル・トランシーバーに固有です。

PCIe* Gen 5モードでは、下位16ビット [15:0] を使用します。これらのピンは、最大32GbpsのNRZエンコードもサポートします。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

トランスミッター・ピンはAC結合する必要があります。

これらのピンは、使用しない場合はフローティングのままにします。