Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

ID 683112
日付 6/26/2023
Public
ドキュメント目次

1.2.5. 外部メモリー・インターフェイス・ピン

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることをお勧めします。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置規則に従ってピン接続をチェックします。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに記載されていないその他の要因によって異なります。
表 6.  外部メモリー・インターフェイス・ピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン
DQS[0:63] I/O、双方向

オプションのデータストローブ信号です。これは、外部メモリー・インターフェイス用に使用します。これらのピンでは、専用のDQS位相シフト回路を駆動します。

サポートされているI/O規格:

  • POD 1.2V I/O規格
  • SSTL 1.2V I/O規格
未使用ピンの接続は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに行います。
DQSn[0:63] I/O、双方向

オプションの補完データストローブ信号です。これは、外部メモリー・インターフェイス用に使用します。これらのピンでは、専用DQS位相シフト回路を駆動します。

サポートされているI/O規格:

  • POD 1.2V I/O規格
  • SSTL 1.2V I/O規格
未使用ピンの接続は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに行います。
DQ[0:63] I/O、双方向

オプションのデータ信号です。これは、外部メモリー・インターフェイス用に使用します。指定DQバス内のDQビットの順序は重要ではありません。ただし、異なるDQバス幅を持つ別のメモリー・インターフェイスへの移行を計画している場合は、ピン割り当ての再評価が必要です。DQピンの解析をデバイスのピンアウトファイル内のすべての関連DQSカラムで行います。

サポートされているI/O規格:

  • POD 1.2V I/O規格
  • SSTL 1.2V I/O規格
未使用ピンの接続は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに行います。