インテル® Quartus® Primeプロ・エディション ユーザーガイド: PCBデザインツール

ID 683768
日付 11/04/2020
Public
ドキュメント目次

4.3.1. インテルFPGAデザインの統合

Cadence Allegro Design Entry HDLソフトウェアまたはCadence Allegro Design Entry CISソフトウェアを使用して、インテルFPGAデザインを インテル® Quartus® Prime開発ソフトウェアから回路図に統合するには、次の手順を実行します。
  1. インテル® Quartus® Prime開発ソフトウェアでデザインをコンパイルし、Pin-Out File (.pin) を生成して、割り当てをCadenceソフトウェアに転送します。
  2. 回路図デザインにCadence Allegro Design Entry HDLソフトウェアを使用している場合は、次の手順を実行します。
    1. 既存のプロジェクトを開くか、Cadence Allegro Project Managerツールで新しいプロジェクトを作成します。
    2. Cadence Allegro PCB Librarian Part Developerツールを使用して、新しいシンボルを作成するか、既存のシンボルを更新します。
    3. Cadence Allegro PCB Librarian Part Developerツールを使用すると、シンボルを編集したり、より小さなパーツに分割することができます (オプション)。
    4. Cadence Allegro Design Entry HDLソフトウェア回路図でシンボルをインスタンス化し、デザインをボード・レイアウト・ツールに転送します。
  3. 回路図デザインにCadence Allegro Design Entry CISソフトウェアを使用している場合は、次の手順を実行します。
    1. 新規あるいは既存のCadence Allegro Design Entry CISプロジェクトで新しいパートを生成し、 インテル® Quartus® Prime開発ソフトウェアから.pin出力ファイルを参照します。また、新規の.pinで既存のシンボルを更新することも可能です。
    2. 必要に応じてシンボルを小さなパーツに分割します。
    3. Cadence Allegro Design Entry CISスケマティックでシンボルをインスタンス化し、デザインをボード・レイアウト・ツールに転送します。