5.5. FRLクロックスキーム

HDMI Intel® FPGA IPユーザーガイド

ダウンロード PDF

ID 683798

日付 12/04/2023

バージョン

Public

5.5. FRLクロックスキーム

HDMI 2.1のデザインは、実際のピクセルクロックで動作するようには制限されておらず、データをより高速なクロックレートで処理することができます。HDMI 2.1データフローのメータリングでは、データが高速クロックレートで実行される場合に、データがリンク帯域幅全体で均等に分散されていることを想定しています。

HDMI TXコアの vid_valid 信号は、各クロックサイクルのデータの有効性を修飾します。最大FRLデータレートでのタイミングに関する考慮事項により、トランシーバーの幅は40ビットに設定されています。

FRLクロックドメインでは、FRLパスに16B/18Bエンコーダーがあるため、TXコアは常に18ビットの倍数でデータを処理します。FRLモジュールでは、N 個 (クロックあたりのFRL文字) のFRL文字を並列に処理することができます。ただし、FRLモジュールでは、タイミングの考慮事項により、クロックあたり常に8または16のFRL文字を処理します。

したがって、frl_clk 周波数 = (レーンあたりのデータレート * レーン数) / (クロックあたりのFRL文字 * 18) になります。

レーン数は常に4です。

FRLレートが3から6の場合は、4つのレーンすべてでFRL文字を伝送します。
FRLレートが1または2の場合は、3レーンのみでFRL文字を伝送し、1レーンは未使用になります。

同様に、vid_clk ドメインでは、TXコアはピクセル (24ビット) の倍数のデータを並列に処理します。並列に処理されるピクセル数は、GUIパラメーターのクロックあたりのピクセル数を使用してコンフィグレーションすることができます。ただし、タイミングの考慮事項と後方互換性のため、IPではクロックあたりのピクセル数は2 (Support FRL をオフにしている場合)、または8 (Support FRL をオンにしている場合) に設定されます。実際のピクセルクロックは解像度によって異なる場合があるため、vid_clk は、指定されているリンクレートに基づく最大周波数にコンフィグレーションすることができます。計算式は次のとおりです。

vid_clk 周波数 = サポートされている最大ピクセルクロック / クロックあたりのピクセル数

注: vid_clk は frl_clk および ls_clk に対して非同期にすることができるため、許容される最大解像度の最大ピクセル周波数を8で割った値に基づき vid_clk 周波数を設定し、クロックスキームを単純にすることができます。インテルでは、HDMI Intel® FPGA IP FRLデザイン例に示すように、vid_clk 周波数を225MHzに設定することを推奨しています。

表 41. FRLモードでの異なるリンクレートにおけるクロック周波数
FRLレート	TX PLL Refclk周波数 (MHz)	TX Clkout (tx_clk) 周波数 (MHz)		最大 vid_clk 周波数 (MHz)	frl_clk 周波数 (MHz)
FRLレート	TX PLL Refclk周波数 (MHz)	インテル® Arria® 10/ インテル® Stratix® 10デバイス	Agilex® 7 Fタイルデバイス	最大 vid_clk 周波数 (MHz)	インテル® Arria® 10デバイス	インテル® Stratix® 10/ Agilex® 7 Fタイルデバイス
1	100.00	75.00	150.00	50.00	41.665	83.33
2	100.00	150.00	300.00	75.00	83.33	166.67
3	100.00	150.00	300.00	120.00	83.33	166.67
4	100.00	200.00	400.00	150.00	111.11	222.22
5	100.00	250.00	500.00	200.00	138.89	277.78
6	100.00	300.00	600.00	225.00	166.67	333.33

表 42. TMDSモードでの異なるリンクレートにおけるクロック周波数
TMDS_BIT_CLOCK_RATIO	TMDS Refclk (MHz)		TX PLL Refclk周波数 (MHz)		TX Clkout (tx_clk) 周波数 (MHz)		ls_clk 周波数 (MHz)		vid_clk 周波数 (MHz)
TMDS_BIT_CLOCK_RATIO	最小	最大	最小	最大	最小	最大	最小	最大	最小	最大
TMDS_BIT_CLOCK_RATIO = 0	25.00	100.00	25.00	100.00	100.00	400.00	12.50	50.00	3.13	12.5
TMDS_BIT_CLOCK_RATIO = 0	100.00	340.00	100.00	340.00	50.00	170.00	50.00	170.00	12.50	42.50
TMDS_BIT_CLOCK_RATIO = 1	85.00	150.00	85.00	150.00	170.00	300.00	170.00	300.00	42.50	75.00

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

HDMI Intel® FPGA IPユーザーガイド

5.5. FRLクロックスキーム