F-タイル25GイーサネットIntel® FPGA IPユーザーガイド

ダウンロード PDF
ID 750198
日付 2/09/2023
Public
ドキュメント目次
ドキュメント目次 x
1. 25G Intel FPGA IPユーザーガイドについて 2. このIPについて 3. はじめに 4. F-タイル25Gイーサネット Intel FPGA IPパラメーター 5. 機能の説明 6. リセット 7. インターフェイスおよび信号の説明 8. 制御、ステータス、統計レジスターの説明 9. EタイルハードIPユーザーガイド改訂履歴
2. このIPについて x
2.1. リリース情報 2.2. 特性 2.3. デバイス・ファミリー・サポート 2.4. パフォーマンスおよびリソース使用率
3. はじめに x
3.1. Intel® FPGA IPコアのインストールとライセンス取得 3.2. IPコアのパラメーターとオプションの指定 3.3. IP コアのシミュレーション 3.4. 生成ファイルの構造 3.5. IPコアのデザインへの統合 3.6. フルデザインのコンパイルおよびFPGAのプログラミング
3.1. Intel® FPGA IPコアのインストールとライセンス取得 x
3.1.1. Intel® FPGA IP Evaluation Mode
3.5. IPコアのデザインへの統合 x
3.5.1. ピン･アサインメント 3.5.2. F-タイルのリファレンスとシステムPLLクロック Intel® FPGA IPの追加 3.5.3. 25Gイーサネット Intel FPGA IP IPコアの配置設定
5. 機能の説明 x
5.1. SDI IPコアの機能の説明 5.2. イーサネット伝送へのユーザーインターフェイス
5.1. SDI IPコアの機能の説明 x
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス 5.1.2. 25 GbE TX PCS 5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス 5.1.4. リンク障害シグナリング・インタフェース 5.1.5. 25: RX PCSをリセットします。 5.1.6. フロー制御
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス x
5.1.1.1. フレームパディング 5.1.1.2. プリアンブルの挿入 5.1.1.3. パケット間ギャップの生成と挿入 5.1.1.4. フレーム・チェック・シーケンス (CRC32) の挿入
5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス x
5.1.3.1. IPコアのプリアンブル処理 5.1.3.2. IPの形式が正しくないパケットの処理 5.1.3.3. Length/Typeフィールドの処理
5.1.3.3. Length/Typeフィールドの処理 x
5.1.3.3.1. 長さのチェック 5.1.3.3.2. RX CRC チェックと動的転送
5.1.6. フロー制御 x
5.1.6.1. TXポーズ/PFCフロー制御フレーム送信要求 5.1.6.2. XON/XOFF Pause Frames
5.2. イーサネット伝送へのユーザーインターフェイス x
5.2.1. 送信の順序 5.2.2. TX および RX データパスのビット順序
7. インターフェイスおよび信号の説明 x
7.1. ユーザーロジックに対するTX MACインターフェイス 7.2. ユーザーロジックに対するRX MACインターフェイス 7.3. トランシーバー 7.4. トランシーバー・リコンフィグレーション信号 7.5. Avalon® Memory Mapped管理インターフェイス 7.6. その他のステータス信号およびデバッグ信号 7.7. クロック信号 7.8. リセット信号
8. 制御、ステータス、統計レジスターの説明 x
8.1. TX MACレジスター 8.2. RX MACレジスター 8.3. Pause/PFC Flow Controlレジスター 8.4. Statisticsレジスター 8.5. Hard IPモード
8.4. Statisticsレジスター x
8.4.1. TX Statisticsレジスター 8.4.2. RX Statisticsレジスター
1. 25G Intel FPGA IPユーザーガイドについて
2. このIPについて
3. はじめに
4. F-タイル25Gイーサネット Intel FPGA IPパラメーター
5. 機能の説明
6. リセット
7. インターフェイスおよび信号の説明
8. 制御、ステータス、統計レジスターの説明
9. EタイルハードIPユーザーガイド改訂履歴

8.5. Hard IPモード

イーサネット・リコンフィグレーション・インターフェイス (reconfig_eth) イーサネット・ハード I Avalon® メモリーマップド・インターフェイススペースP へのアクセスを提供します。レジスターの説明では 32 ビット境界が指定されていますが、すべてのアドレスはバイトベースのアドレスです。レジスターマップとレジスタの説明を表示するには、F-tile Ethernet Hard IP Register Mapを参照してください。

トランシーバー・リコンフィグレーション・インターフェイスは、 インテル® F-タイルのトランシーバーの制御レジスターとステータスレジスターへのアクセスを提供します。トランシーバーのレジスターマップとレジスタの説明については、F-タイルのアーキテクチャーと PMA および FEC Direct PHY IP ユーザー ガイドを参照してください。

表 28.  Hard IPレジスター
アドレス 名前 説明 アクセス
0x0104 qhip_scratch 32ビットのスクラッチ・レジスター・スペース (テスト用)。 RW
0x0108 eth_reset IPソフト・リセット・レジスター。
  • ビット[0]: eio_sys_rst
  • ビット[1]: ソフト_tx_rst
  • ビット[2]: ソフト_rx_rst
RW
0x010C eth_reset_status IPリセット・ステータス・レジスター。スティッキー・ビットではありません。次のフィールドが含まれます。
  • ビット[0]: rst_ack_n
  • ビット[1]: tx_rst_ack_n
  • ビット[2]: rx_rst_ack_n
RO
0x0110 phy_tx_pll_locked TX PLL ロックビット [7:0]。対応する物理レーンで使用される TX PLL がロックされています。 RO
0x0118 pcs_status PCSのステータス。次のフィールドが含まれます。
  • ビット[2]: tx_lanes_stable
  • ビット[3]: rx_pcs_ready
RO
0x0128 clk_tx_khz i_clk_txクロック周波数 (KHz)。 RO
0x012C clk_rx_khz i_clk_rxクロック周波数 (KHz)。 RO
関連情報
レベル 2 の表題