F-タイル25GイーサネットIntel® FPGA IPユーザーガイド

ダウンロード PDF
ID 750198
日付 2/09/2023
Public
ドキュメント目次
ドキュメント目次 x
1. 25G Intel FPGA IPユーザーガイドについて 2. このIPについて 3. はじめに 4. F-タイル25Gイーサネット Intel FPGA IPパラメーター 5. 機能の説明 6. リセット 7. インターフェイスおよび信号の説明 8. 制御、ステータス、統計レジスターの説明 9. EタイルハードIPユーザーガイド改訂履歴
2. このIPについて x
2.1. リリース情報 2.2. 特性 2.3. デバイス・ファミリー・サポート 2.4. パフォーマンスおよびリソース使用率
3. はじめに x
3.1. Intel® FPGA IPコアのインストールとライセンス取得 3.2. IPコアのパラメーターとオプションの指定 3.3. IP コアのシミュレーション 3.4. 生成ファイルの構造 3.5. IPコアのデザインへの統合 3.6. フルデザインのコンパイルおよびFPGAのプログラミング
3.1. Intel® FPGA IPコアのインストールとライセンス取得 x
3.1.1. Intel® FPGA IP Evaluation Mode
3.5. IPコアのデザインへの統合 x
3.5.1. ピン･アサインメント 3.5.2. F-タイルのリファレンスとシステムPLLクロック Intel® FPGA IPの追加 3.5.3. 25Gイーサネット Intel FPGA IP IPコアの配置設定
5. 機能の説明 x
5.1. SDI IPコアの機能の説明 5.2. イーサネット伝送へのユーザーインターフェイス
5.1. SDI IPコアの機能の説明 x
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス 5.1.2. 25 GbE TX PCS 5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス 5.1.4. リンク障害シグナリング・インタフェース 5.1.5. 25: RX PCSをリセットします。 5.1.6. フロー制御
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス x
5.1.1.1. フレームパディング 5.1.1.2. プリアンブルの挿入 5.1.1.3. パケット間ギャップの生成と挿入 5.1.1.4. フレーム・チェック・シーケンス (CRC32) の挿入
5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス x
5.1.3.1. IPコアのプリアンブル処理 5.1.3.2. IPの形式が正しくないパケットの処理 5.1.3.3. Length/Typeフィールドの処理
5.1.3.3. Length/Typeフィールドの処理 x
5.1.3.3.1. 長さのチェック 5.1.3.3.2. RX CRC チェックと動的転送
5.1.6. フロー制御 x
5.1.6.1. TXポーズ/PFCフロー制御フレーム送信要求 5.1.6.2. XON/XOFF Pause Frames
5.2. イーサネット伝送へのユーザーインターフェイス x
5.2.1. 送信の順序 5.2.2. TX および RX データパスのビット順序
7. インターフェイスおよび信号の説明 x
7.1. ユーザーロジックに対するTX MACインターフェイス 7.2. ユーザーロジックに対するRX MACインターフェイス 7.3. トランシーバー 7.4. トランシーバー・リコンフィグレーション信号 7.5. Avalon® Memory Mapped管理インターフェイス 7.6. その他のステータス信号およびデバッグ信号 7.7. クロック信号 7.8. リセット信号
8. 制御、ステータス、統計レジスターの説明 x
8.1. TX MACレジスター 8.2. RX MACレジスター 8.3. Pause/PFC Flow Controlレジスター 8.4. Statisticsレジスター 8.5. Hard IPモード
8.4. Statisticsレジスター x
8.4.1. TX Statisticsレジスター 8.4.2. RX Statisticsレジスター
1. 25G Intel FPGA IPユーザーガイドについて
2. このIPについて
3. はじめに
4. F-タイル25Gイーサネット Intel FPGA IPパラメーター
5. 機能の説明
6. リセット
7. インターフェイスおよび信号の説明
8. 制御、ステータス、統計レジスターの説明
9. EタイルハードIPユーザーガイド改訂履歴

8.4.2. RX Statisticsレジスター

表 27.  Receive Side Statisticsレジスター

Address

名前

説明

Access

0x900

CNTR_RX_FRAGMENTS_LO

64バイト未満であり、かつCRCエラーを報告する受信フレーム数 (下位32ビット)。

RO

0x901

CNTR_RX_FRAGMENTS_HI

64バイト未満であり、かつCRCエラーを報告する受信フレーム数 (上位32ビット)。

RO

0x902

CNTR_RX_JABBERS_LO

CRCエラーを報告する送信オーバーサイズ・フレーム数 (下位32ビット)。

RO

0x903

CNTR_RX_JABBERS_HI

CRCエラーを報告する送信オーバーサイズ・フレーム数 (上位32ビット)。

RO

0x904

CNTR_RX_FCS_LO

FCSエラーのある受信パケット数。このレジスターによって、 l<n>_rx_fcs_error または rx_fcs_error 出力信号上のパルス数のカウントが維持されます (下位32ビット)。

RO

0x905

CNTR_RX_FCS_HI

FCSエラーのある受信パケット数。このレジスターによって、 l<n>_rx_fcs_error 出力信号上のパルス数のカウントが維持されます (上位32ビット) 。

RO

0x906

CNTR_RX_CRCERR_LO

長さが64以上で、CRCエラーのあるフレームの受信フレーム数 (下位32ビット) 。

RO

0x907

CNTR_RX_CRCERR_HI

長さが64以上で、CRCエラーのあるフレームの受信フレーム数 (上位32ビット) 。

RO

0x908

CNTR_RX_MCAST_DATA_ERR_LO

エラーが発生した受信マルチキャスト・フレーム数。制御フレームを除く (下位32ビット) 。

RO

0x909

CNTR_RX_MCAST_DATA_ERR_HI

エラーが発生した受信マルチキャスト・フレーム数。制御フレームを除く (上位32ビット) 。

RO

0x90A

CNTR_RX_BCAST_DATA_ERR_LO

エラーが発生した受信ブロードキャスト・フレーム数。制御フレームを除く (下位32ビット) 。

RO

0x90B

CNTR_RX_BCAST_DATA_ERR_HI

エラーが発生した受信ブロードキャスト・フレーム数。制御フレームを除く (上位32ビット) 。

RO

0x90C

CNTR_RX_UCAST_DATA_ERR_LO

エラーが発生した受信ユニキャスト・フレーム数。制御フレームを除く (下位32ビット) 。

RO

0x90D

CNTR_RX_UCAST_DATA_ERR_HI

エラーが発生した受信ユニキャスト・フレーム数。制御フレーム を除く(上位32ビット) 。

RO

0x90E

CNTR_RX_MCAST_CTRL_ERR_LO

エラーが発生した受信マルチキャスト制御フレーム数 (下位32ビット)。

RO

0x90F

CNTR_RX_MCAST_CTRL_ERR_HI

エラーが発生した受信マルチキャスト制御フレーム数 (上位32ビット)。

RO

0x910

CNTR_RX_BCAST_CTRL_ERR_LO

エラーが発生した受信ブロードキャスト制御フレーム数 (下位32ビット)。

RO

0x911

CNTR_RX_BCAST_CTRL_ERR_HI

エラーが発生した受信ブロードキャスト制御フレーム数 (上位32ビット)。

RO

0x912

CNTR_RX_UCAST_CTRL_ERR_LO

エラーが発生した受信ユニキャスト制御フレーム数 (下位32ビット)。

RO

0x913

CNTR_RX_UCAST_CTRL_ERR_HI

エラーが発生した受信ユニキャスト制御フレーム数 (上位32ビット)。

RO

0x914

CNTR_RX_PAUSE_ERR_LO

エラーが発生した受信ポーズフレーム数 (下位32ビット)。

RO

0x915

CNTR_RX_PAUSE_ERR_HI

エラーが発生した受信ポーズフレーム数 (上位32ビット)。

RO

0x916

CNTR_RX_64B_LO

64バイト受信フレーム数 (下位32ビット)。CRCフィールドを含むが、プリアンブルおよびSFDバイトは除く。

RO

0x917

CNTR_RX_64B_HI

64バイト受信フレーム数 (上位32ビット)。CRCフィールドを含むが、プリアンブルおよびSFDバイトは除く。

RO

0x918

CNTR_RX_65to127B_LO

65から127バイトまでの受信フレーム数 (下位32ビット)。

RO

0x919

CNTR_RX_65to127B_HI

65から127バイトまでの受信フレーム数 (上位32ビット)。

RO

0x91A

CNTR_RX_128to255B_LO

128から255バイトまでの受信フレーム数 (下位32ビット)。

RO

0x91B

CNTR_RX_128to255B_HI

128から255バイトまでの受信フレーム数 (上位32ビット)。

RO

0x91C

CNTR_RX_256to511B_LO

256から511バイトまでの受信フレーム数 (下位32ビット)。

RO

0x91D

CNTR_RX_256to511B_HI

256から511バイトまでの受信フレーム数 (上位32ビット)。

RO

0x91E

CNTR_RX_512to1023B_LO

512から1023バイトまでの受信フレーム数 (下位32ビット)。

RO

0x91F

CNTR_RX_512to1023B_HI

512から1023バイトまでの受信フレーム数 (上位32ビット)。

RO

0x920

CNTR_RX_1024to1518B_LO

1024から1518バイトまでの受信フレーム数 (下位32ビット)。

RO

0x921

CNTR_RX_1024to1518B_HI

1024から1518バイトまでの受信フレーム数 (上位32ビット)。

RO

0x922

CNTR_RX_1519toMAXB_LO

1519バイトから MAX_RX_SIZE_CONFIG レジスターで定義されたの最大サイズまでの送信フレーム数 (下位32ビット) 。

RO

0x923

CNTR_RX_1519toMAXB_HI

1519バイトから MAX_RX_SIZE_CONFIG レジスターで定義されたの最大サイズまでの送信フレーム数 (下位32ビット) 。

RO

0x924

CNTR_RX_OVERSIZE_LO

オーバーサイズ・フレーム ( MAX_RX_SIZE_CONFIGRXMAC_SIZE_CONFIG レジスターで指定されたバイト数より多くのバイト数を持つフレーム) 数 (下位32ビット)。

RO

0x925

CNTR_RX_OVERSIZE_HI

オーバーサイズ・フレーム ( MAX_RX_SIZE_CONFIGRXMAC_SIZE_CONFIG レジスターで指定されたバイト数より多くのバイト数を持つフレーム) 数 (上位32ビット)。

RO

0x926

CNTR_RX_MCAST_DATA_OK_LO

受信有効マルチキャスト・フレーム数。制御フレームを除く (下位32ビット) 。

RO

0x927

CNTR_RX_MCAST_DATA_OK_HI

受信有効マルチキャスト・フレーム数。制御フレームを除く (上位32ビット) 。

RO

0x928

CNTR_RX_BCAST_DATA_OK_LO

受信有効ブロードキャスト・フレーム数。制御フレームを除く (下位32ビット) 。

RO

0x929

CNTR_RX_BCAST_DATA_OK_HI

受信有効ブロードキャスト・フレーム数。制御フレームを除く (上位32ビット) 。

RO

0x92A

CNTR_RX_UCAST_DATA_OK_LO

受信有効ユニキャスト・フレーム数。制御フレームを除く (下位32ビット) 。

RO

0x92B

CNTR_RX_UCAST_DATA_OK_HI

受信有効ユニキャスト・フレーム数。制御フレームを除く (上位32ビット) 。

RO

0x92C

CNTR_RX_MCAST_CTRL_LO

受信有効マルチキャスト・フレーム数。データフレームを除く (下位32ビット) 。

RO

0x92D

CNTR_RX_MCAST_CTRL_HI

受信有効マルチキャスト・フレーム数。データフレームを除く (上位32ビット) 。

RO

0x92E

CNTR_RX_BCAST_CTRL_LO

受信有効ブロードキャスト・フレーム数。データフレームを除く (下位32ビット) 。

RO

0x92F

CNTR_RX_BCAST_CTRL_HI

受信有効ブロードキャスト・フレーム数。データフレームを除く (上位32ビット) 。

RO

0x930

CNTR_RX_UCAST_CTRL_LO

受信有効ユニキャスト・フレーム数。データフレームを除く (下位32ビット) 。

RO

0x931

CNTR_RX_UCAST_CTRL_HI

受信有効ユニキャスト・フレーム数。データフレームを除く (上位32ビット) 。

RO

0x932

CNTR_RX_PAUSE_LO

受信ポーズフレーム数。エラーの有無は関係なし (下位32ビット) 。

RO

0x933

CNTR_RX_PAUSE_HI

受信ポーズフレーム数。エラーの有無は関係なし (上位32ビット) 。

RO

0x934

CNTR_RX_RUNT_LO

受信ラントパケット数 (下位32ビット)。

ランは、サイズが64バイト未満8バイト以上のパケットです。パケットが8バイト以下の場合、ラントフレームではなくデコードエラーと見なされ、IPコアではフラグを立てず、またラントとしてカウントもしません。

RO

0x935

CNTR_RX_RUNT_HI

受信ラントパケット数 (上位32ビット)。

ランは、サイズが64バイト未満8バイト以上のパケットです。パケットが8バイト以下の場合、ラントフレームではなくデコードエラーと見なされ、IPコアではフラグを立てず、またラントとしてカウントもしません。

RO
0x936–0x944

Reserved
0x945

CNTR_RX_CONFIG

ビット[2:0]: RX 統計カウンターのコンフィグレーション:
  • ビット [2]: シャドウ要求 (アクティブ High): 値 1 に設定すると、RX 統計収集が一時停止されます。基礎となるカウンタは引き続き動作しますが、読み取り可能な値は、一時停止フラグがアクティブになった時点のスナップショットを反映しています。解除するには0を書き込みます。
  • ビット[1]: パリティー・エラー・クリア。ソフトウェアがこのビットを設定すると、IP コアはパリティー・ビット CNTR_RX_STATUS[0]をクリアします。 このビット (CNTR_RX_CONFIG[1]) は自動クリアされます。
  • ビット[0]: ソフトウェアはこのビットを 1 の値に設定して、すべての RX 統計レジスタを同時にリセットできます。このビットは自己消去されます。
ビット[31:3]は予約されています。 		RW
0x946 CNTR_RX_STATUS
  • ビット [1]: RX 統計レジスタが一時停止されていることを示します ( CNTR_RX_CONFIG[2] と断言されます）。
  • ビット[0]: RX 統計カウンターに少なくとも 1 つのパリティ エラーが存在することを示します。
ビット[31:2]は予約されています。 		RO
0x947–0x95F

Reserved
0x960 RxPayloadOctetsOK_LO FCS、過小、過大、またはペイロード長エラーがないフレーム内の受信ペイロード バイト数。RX MAC の VLAN 検出がオフになっている場合 (オフセット 0x50A のRXMAC_CONTROLレジスターのビット [1] の値は 1)、IP コアは VLAN ヘッダーバイト (VLAN の場合は 4 バイト、スタック VLAN の場合は 8 バイト) をペイロードバイトとしてカウントします。このレジスターは、IEEE Standard 802.3-2008のセクション 5.2.2.1.14 の aOctetsReceivedOKの要件に準拠しています。 RO
0x961 RxPayloadOctetsOK_HI RO
0x962 RxFrameOctetsOK_LO FCS、過小、過大、またはペイロード長エラーのないフレーム内の受信バイト数。このレジスターは、RFC3635 (イーサネットのようなインターフェイス・タイプの管理オブジェクト) の ifInOctets および RFC2819 (リモート・ネットワーク監視管理情報ベース (RMON)) の RX etherStatsOctets の要件に準拠しています。 RO
0x963 RxFrameOctetsOK_HI RO
レベル 2 の表題