F-タイル25GイーサネットIntel® FPGA IPユーザーガイド

ダウンロード PDF
ID 750198
日付 2/09/2023
Public
ドキュメント目次
ドキュメント目次 x
1. 25G Intel FPGA IPユーザーガイドについて 2. このIPについて 3. はじめに 4. F-タイル25Gイーサネット Intel FPGA IPパラメーター 5. 機能の説明 6. リセット 7. インターフェイスおよび信号の説明 8. 制御、ステータス、統計レジスターの説明 9. EタイルハードIPユーザーガイド改訂履歴
2. このIPについて x
2.1. リリース情報 2.2. 特性 2.3. デバイス・ファミリー・サポート 2.4. パフォーマンスおよびリソース使用率
3. はじめに x
3.1. Intel® FPGA IPコアのインストールとライセンス取得 3.2. IPコアのパラメーターとオプションの指定 3.3. IP コアのシミュレーション 3.4. 生成ファイルの構造 3.5. IPコアのデザインへの統合 3.6. フルデザインのコンパイルおよびFPGAのプログラミング
3.1. Intel® FPGA IPコアのインストールとライセンス取得 x
3.1.1. Intel® FPGA IP Evaluation Mode
3.5. IPコアのデザインへの統合 x
3.5.1. ピン･アサインメント 3.5.2. F-タイルのリファレンスとシステムPLLクロック Intel® FPGA IPの追加 3.5.3. 25Gイーサネット Intel FPGA IP IPコアの配置設定
5. 機能の説明 x
5.1. SDI IPコアの機能の説明 5.2. イーサネット伝送へのユーザーインターフェイス
5.1. SDI IPコアの機能の説明 x
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス 5.1.2. 25 GbE TX PCS 5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス 5.1.4. リンク障害シグナリング・インタフェース 5.1.5. 25: RX PCSをリセットします。 5.1.6. フロー制御
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス x
5.1.1.1. フレームパディング 5.1.1.2. プリアンブルの挿入 5.1.1.3. パケット間ギャップの生成と挿入 5.1.1.4. フレーム・チェック・シーケンス (CRC32) の挿入
5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス x
5.1.3.1. IPコアのプリアンブル処理 5.1.3.2. IPの形式が正しくないパケットの処理 5.1.3.3. Length/Typeフィールドの処理
5.1.3.3. Length/Typeフィールドの処理 x
5.1.3.3.1. 長さのチェック 5.1.3.3.2. RX CRC チェックと動的転送
5.1.6. フロー制御 x
5.1.6.1. TXポーズ/PFCフロー制御フレーム送信要求 5.1.6.2. XON/XOFF Pause Frames
5.2. イーサネット伝送へのユーザーインターフェイス x
5.2.1. 送信の順序 5.2.2. TX および RX データパスのビット順序
7. インターフェイスおよび信号の説明 x
7.1. ユーザーロジックに対するTX MACインターフェイス 7.2. ユーザーロジックに対するRX MACインターフェイス 7.3. トランシーバー 7.4. トランシーバー・リコンフィグレーション信号 7.5. Avalon® Memory Mapped管理インターフェイス 7.6. その他のステータス信号およびデバッグ信号 7.7. クロック信号 7.8. リセット信号
8. 制御、ステータス、統計レジスターの説明 x
8.1. TX MACレジスター 8.2. RX MACレジスター 8.3. Pause/PFC Flow Controlレジスター 8.4. Statisticsレジスター 8.5. Hard IPモード
8.4. Statisticsレジスター x
8.4.1. TX Statisticsレジスター 8.4.2. RX Statisticsレジスター
1. 25G Intel FPGA IPユーザーガイドについて
2. このIPについて
3. はじめに
4. F-タイル25Gイーサネット Intel FPGA IPパラメーター
5. 機能の説明
6. リセット
7. インターフェイスおよび信号の説明
8. 制御、ステータス、統計レジスターの説明
9. EタイルハードIPユーザーガイド改訂履歴

7.4. トランシーバー・リコンフィグレーション信号

ハード IP のトランシーバーとイーサネットの制御およびステータス レジスタには、それぞれトランシーバーとイーサネットのリコンフィグレーション・インターフェイスを使用してアクセスします。どちらのインターフェースはAvalon メモリー・マップド・インターフェイスです。

Avalon® メモリーマップド・インターフェイスでは、標準メモリーマップド・プロトコルを実装しています。 Avalon® マスターをこのバスに接続し、組み込みのトランシーバーPHY IPコアのレジスターにアクセスできます。

表 15.  F-タイルのイーサネット・ハード IP のトランシーバー・リコンフィグレーション・インターフェイス・ポートすべてのインターフェイス信号のクロッキングは、reconfig_clk クロックにより行われます。
ポート名 入力/出力 説明
reconfig_clk 入力 Avalon® のクロック。 クロック周波数は100MHzです。すべてのトランシーバー・リコンフィグレーション・インターフェイス信号はreconfig_clkに同期します。
reconfig_reset 入力 Avalon® メモリーマップド・インターフェイスとアクセスを提供するすべてのレジスターをリセットします。
reconfig_write 入力 書き込みイネーブル信号。信号はアクティブHighです。
reconfig_read 入力 読み出しイネーブル信号。信号はアクティブHighです。
reconfig_address[17:0] 入力

-MMアドレスバス
reconfig_writedata[31:0] 入力 32 ビットのデータ書き込みバス。reconfig_addressはアドレスを指定します。
reconfig_readdata[31:0] 出力 32 ビットのデータ読み取りバス。ドライブは指定されたアドレスからデータを読み取ります。信号は、reconfig_waitrequestがディアサートされた後に有効になります。
reconfig_waitrequest 出力 Avalon® メモリーマップド・インターフェイスがビジー状態であることを示します。reconfig_waitrequestがディアサートされるまで、reconfig_writeまたは reconfig_readをアサートし続けます。
reconfig_readdatavalid 出力 reconfig_readdata信号が有効であることを示します。
表 16.  F-タイルのイーサネット・ハード IP のイーサネット・リコンフィグレーション・インターフェイス・ポート
ポート名 入力/出力 説明
[13:0] 入力 イーサネット制御レジスターおよびステータスレジスターのアドレスバス。
reconfig_eth_read 入力 イーサネット制御レジスターおよびステータスレジスター用の読み出し要求信号。
reconfig_eth_write 入力 イーサネット制御レジスターおよびステータスレジスター用の書き込み要求信号。
reconfig_eth_readdata[31:0] 出力 reconfig_eth_read 信号がアサートされる場合にこのポートからデータを読み取ります。
reconfig_eth_writedata[31:0] 入力 reconfig_eth_write 信号がアサートされる場合にこのポートにデータを書き込みます。
reconfig_eth_waitrequest 出力 制御およびステータス・インターフェイスがビジー状態で、読み取りまたは書き込み要求に応答できないことを示します。
reconfig_eth_readdatavalid 出力 reconfig_eth_readdata信号が有効であることを示します。
関連情報
レベル 2 の表題