F-タイル25GイーサネットIntel® FPGA IPユーザーガイド

ダウンロード PDF
ID 750198
日付 2/09/2023
Public
ドキュメント目次
ドキュメント目次 x
1. 25G Intel FPGA IPユーザーガイドについて 2. このIPについて 3. はじめに 4. F-タイル25Gイーサネット Intel FPGA IPパラメーター 5. 機能の説明 6. リセット 7. インターフェイスおよび信号の説明 8. 制御、ステータス、統計レジスターの説明 9. EタイルハードIPユーザーガイド改訂履歴
2. このIPについて x
2.1. リリース情報 2.2. 特性 2.3. デバイス・ファミリー・サポート 2.4. パフォーマンスおよびリソース使用率
3. はじめに x
3.1. Intel® FPGA IPコアのインストールとライセンス取得 3.2. IPコアのパラメーターとオプションの指定 3.3. IP コアのシミュレーション 3.4. 生成ファイルの構造 3.5. IPコアのデザインへの統合 3.6. フルデザインのコンパイルおよびFPGAのプログラミング
3.1. Intel® FPGA IPコアのインストールとライセンス取得 x
3.1.1. Intel® FPGA IP Evaluation Mode
3.5. IPコアのデザインへの統合 x
3.5.1. ピン･アサインメント 3.5.2. F-タイルのリファレンスとシステムPLLクロック Intel® FPGA IPの追加 3.5.3. 25Gイーサネット Intel FPGA IP IPコアの配置設定
5. 機能の説明 x
5.1. SDI IPコアの機能の説明 5.2. イーサネット伝送へのユーザーインターフェイス
5.1. SDI IPコアの機能の説明 x
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス 5.1.2. 25 GbE TX PCS 5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス 5.1.4. リンク障害シグナリング・インタフェース 5.1.5. 25: RX PCSをリセットします。 5.1.6. フロー制御
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス x
5.1.1.1. フレームパディング 5.1.1.2. プリアンブルの挿入 5.1.1.3. パケット間ギャップの生成と挿入 5.1.1.4. フレーム・チェック・シーケンス (CRC32) の挿入
5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス x
5.1.3.1. IPコアのプリアンブル処理 5.1.3.2. IPの形式が正しくないパケットの処理 5.1.3.3. Length/Typeフィールドの処理
5.1.3.3. Length/Typeフィールドの処理 x
5.1.3.3.1. 長さのチェック 5.1.3.3.2. RX CRC チェックと動的転送
5.1.6. フロー制御 x
5.1.6.1. TXポーズ/PFCフロー制御フレーム送信要求 5.1.6.2. XON/XOFF Pause Frames
5.2. イーサネット伝送へのユーザーインターフェイス x
5.2.1. 送信の順序 5.2.2. TX および RX データパスのビット順序
7. インターフェイスおよび信号の説明 x
7.1. ユーザーロジックに対するTX MACインターフェイス 7.2. ユーザーロジックに対するRX MACインターフェイス 7.3. トランシーバー 7.4. トランシーバー・リコンフィグレーション信号 7.5. Avalon® Memory Mapped管理インターフェイス 7.6. その他のステータス信号およびデバッグ信号 7.7. クロック信号 7.8. リセット信号
8. 制御、ステータス、統計レジスターの説明 x
8.1. TX MACレジスター 8.2. RX MACレジスター 8.3. Pause/PFC Flow Controlレジスター 8.4. Statisticsレジスター 8.5. Hard IPモード
8.4. Statisticsレジスター x
8.4.1. TX Statisticsレジスター 8.4.2. RX Statisticsレジスター
1. 25G Intel FPGA IPユーザーガイドについて
2. このIPについて
3. はじめに
4. F-タイル25Gイーサネット Intel FPGA IPパラメーター
5. 機能の説明
6. リセット
7. インターフェイスおよび信号の説明
8. 制御、ステータス、統計レジスターの説明
9. EタイルハードIPユーザーガイド改訂履歴

8.2. RX MACレジスター

表 23.  RX MACレジスター
アドレス フィールド名 説明 Reset アクセス
0x500 RXMAC_REVID

RX 25G イーサネット IP コアの MAC リビジョン ID。

0x2007 2022

 RO
0x501 RXMAC_SCRATCH スクラッチレジスターはテストに使用できます。 0x0000 0000 RW
0x502 RXMAC_NAME_0

IP コア・バリエーション識別子文字列「25gMACRxCSR」の最初の 4 文字。

 0x3235 674D

RO
0x503 RXMAC_NAME_1 IP コア・バリエーション識別子文字列「ACRx」の次の 4 文字。 0x4143 5278

RO
0x504 RXMAC_NAME_2 IP コア・バリエーション識別子文字列の最後の 4 文字、「0CSR」。 「0」は印刷できません。 0x0043 5352

RO
0x506 MAX_RX_SIZE_CONFIG 使用可能な最大フレーム長を指定します。受信フレームの長さがこのレジスターの値を超えると、MAC はl1_rx_error[3]をアサートします。

IP コアがこのレジスターで指定されたバイト数より大きいサイズのイーサネット・フレームを受信し、IP コアに統計レジスターが含まれている場合、IPコアは 64 ビットCNTR_RX_OVERSIZEカウンタをインクリメントします。

0xXXXX 2580 2

RW
0x507 MAC_CRC_CONFIG RX CRC 転送設定レジスター。次のエンコーディングが定義されています。
  • 1'b0: RX CRC を削除し、RX クライアント インターフェイスに転送しません。
  • 1'b1: RX CRC を保持し、RX クライアント・インターフェイスに転送します。
いずれの場合も、IP コアは受信 RX CRC をチェックし、エラーにフラグを立てます。 		31'hX1'b0 2

RW
0x508 LINK_FAULT

Link Fault Statusレジスター

通常の (非一方向の) リンク障害の場合、実装します。IEEE 802.3 イーサネット条項 46。

単方向リンク障害の場合、IEEE 802.3 Ethernet Clause 66.を実装します。

Enable link fault generationをオンにすると、次のビット フィールドが定義されます。
  • ビット[0]: ビット値 1 は、ローカル障害が検出されたことを示します。
  • ビット[1]: ビット値 1 は、リモート障害が検出されたことを示します。
 30'hX2'b00 2

RO
0x50A RXMAC_CONTROL RX MAC Controlレジスター。 単一ビットが定義されています。
  • ビット [1]: VLAN 検出は無効です。このビットはデフォルトでアサート解除されており、VLAN 検出が有効であることを意味します。
  • ビット [4]: プリアンブルのチェックを有効にします。デフォルトでは、プリアンブル・チェックはオフになっています。プリアンブル チェックを有効にするには、このビットに 1'b1 を書き込みます。Enable Preamble Passthroughをオンにすると、このビットはドントケアになります。
27'hX_5'b0XX0X 2 RW
2 X means "Don't Care".
レベル 2 の表題