インテルのみ表示可能 — GUID: nik1412467944915
Ixiasoft
3.5.4.2. 固定レイテンシーでのパイプライン読み出し転送
固定レイテンシーを使用する読み出し転送のアドレスフェーズは、可変レイテンシーの場合と同じです。アドレスフェーズ後に、読み出しレイテンシーが固定されているパイプライン・スレーブでは、固定数のクロックサイクルを使用して有効なreaddataを返します。readLatencyプロパティーは、有効なreaddataを返すためのクロックサイクル数を指定します。インターコネクトはクロックの適切な立ち上がりエッジでreaddataをキャプチャーし、データフェーズを終了します。
アドレスフェーズでは、スレーブでwaitrequestをアサートして転送を保留することができます。もしくは、スレーブでreadLatencyを固定数の待機状態に指定します。アドレスフェーズは、待機状態後 (該当する場合) の次のclkの立ち上がりエッジで終了します。
データフェーズでは、スレーブは、固定されているレイテンシーの後にreaddataを駆動します。読み出しレイテンシーが <n> の場合、スレーブは、アドレスフェーズ終了後に、clkの <n番目> の立ち上がりエッジで有効なreaddataを提供する必要があります。
図 13. 2サイクルの固定レイテンシーでのパイプライン読み出し転送次の図は、マスターとパイプライン・スレーブ間の複数のデータ転送を示しています。スレーブでは、waitrequestを駆動して転送をストールします。固定読み出しレイテンシーは2サイクルです。
このタイミング図内の数字は、次の遷移を示しています。
- マスターは、readおよびaddr1をアサートすることで読み出し転送を開始します。
- スレーブは、waitrequestをアサートし、転送を1サイクル保留します。
- スレーブは、clkの立ち上がりエッジでaddr1をキャプチャーします。アドレスフェーズはここで終了します。
- スレーブは、有効なreaddataを2サイクル後に提供し、転送を終了します。
- 新しい読み出し転送のaddr2およびreadがアサートされます。
- マスターは、前の転送のデータが返される前に、次のサイクルで3番目の読み出し転送を開始します。