インテルのみ表示可能 — GUID: hrv1486660674797
Ixiasoft
3.5.2.1. waitrequestAllowanceが2に等しい場合
次に、転送の送信を開始して停止するまでに2クロックサイクルがあるAvalon-MMマスターの場合において、Avalon-MMスレーブでwaitrequestがそれぞれデアサートまたはアサートされた際のタイミング図を示します。
図 8. マスターの書き込み: waitrequestAllowanceが2クロックサイクルに等しい場合
この図内のマークは、次のイベントを表しています。
- Avalon-MMマスターがwriteおよびdataを駆動します。
- Avalon-MMスレーブでwaitrequestがアサートされます。waitrequestAllowanceは2のため、マスターではさらに2つのデータ転送を完了させることが可能です。
- スレーブでwaitrequestの3番目のサイクルがアサートされているため、マスターは要件に応じてwriteをデアサートします。
- Avalon-MMマスターがwriteおよびdataを駆動します。スレーブではwaitrequestがアサートされていません。書き込みは完了します。
- スレーブでwaitrequestがアサートされていますが、 Avalon® マスターはwriteおよびdataを駆動しています。waitrequestAllowanceは2サイクルのため、書き込みは完了します。
- Avalon® マスターがwriteおよびdataを駆動します。スレーブではwaitrequestがアサートされていません。書き込みは完了します。