Avalon® インターフェイスの仕様書

ID 683091
日付 12/21/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.5.2.1. waitrequestAllowanceが2に等しい場合

次に、転送の送信を開始して停止するまでに2クロックサイクルがあるAvalon-MMマスターの場合において、Avalon-MMスレーブでwaitrequestがそれぞれデアサートまたはアサートされた際のタイミング図を示します。
図 8. マスターの書き込み: waitrequestAllowanceが2クロックサイクルに等しい場合

この図内のマークは、次のイベントを表しています。

  1. Avalon-MMマスターがwriteおよびdataを駆動します。
  2. Avalon-MMスレーブでwaitrequestがアサートされます。waitrequestAllowanceは2のため、マスターではさらに2つのデータ転送を完了させることが可能です。
  3. スレーブでwaitrequestの3番目のサイクルがアサートされているため、マスターは要件に応じてwriteをデアサートします。
  4. Avalon-MMマスターがwriteおよびdataを駆動します。スレーブではwaitrequestがアサートされていません。書き込みは完了します。
  5. スレーブでwaitrequestがアサートされていますが、 Avalon® マスターはwriteおよびdataを駆動しています。waitrequestAllowanceは2サイクルのため、書き込みは完了します。
  6. Avalon® マスターがwriteおよびdataを駆動します。スレーブではwaitrequestがアサートされていません。書き込みは完了します。