インテル® Arria® 10デバイス・データシート

ダウンロード PDF
ID 683771
日付 6/26/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Arria® 10 デバイス・データシート
インテル® Arria® 10 デバイス・データシート x
電気的特性 スイッチング特性 コンフィグレーションの仕様 I/Oタイミング プログラマブルIOE遅延 用語集 インテル® Arria® 10デバイス・データシートの改訂履歴
電気的特性 x
動作条件
動作条件 x
絶対最大定格 最大許容オーバーシュートおよびアンダーシュート電圧 推奨動作条件 DC特性 I/O規格の仕様
推奨動作条件 x
推奨動作条件 トランシーバー電源の動作条件 HPS電源の動作条件
DC特性 x
電源電流および消費電力 I/Oピンのリーク電流 バスホールド特性 OCTキャリブレーション精度の仕様 キャリブレーションなしOCTの抵抗許容値の仕様 ピン・キャパシタンス 内部ウィークプルアップおよびウィークプルダウン抵抗
I/O規格の仕様 x
シングルエンドI/O規格の仕様 シングルエンドSSTL、HSTL、およびHSUL I/Oリファレンス電圧の仕様 シングルエンドSSTL、HSTL、およびHSUL I/O規格信号の仕様 差動SSTL I/O規格の仕様 差動HSTLおよびHSUL I/O規格の仕様 差動I/O規格の仕様
スイッチング特性 x
トランシーバー・パフォーマンスの仕様 コア・パフォーマンスの仕様 ペリフェラル・パフォーマンスの仕様 HPSの仕様
トランシーバー・パフォーマンスの仕様 x
インテル® Arria® 10 GX/SXデバイス用のトランシーバー・パフォーマンス インテル® Arria® 10 GX/SXデバイス用の高速シリアル・トランシーバー‐ファブリック間インターフェイスのパフォーマンス インテル® Arria® 10 GTデバイス用のトランシーバー・パフォーマンス インテル® Arria® 10 GTデバイス用の高速シリアル・トランシーバー-ファブリック間インターフェイスのパフォーマンス インテル® Arria® 10 GX、SX、およびGTデバイス用のトランシーバーの仕様
コア・パフォーマンスの仕様 x
クロックツリーの仕様 PLLの仕様 DSPブロックの仕様 メモリーブロックの仕様 温度検知ダイオードの仕様 内部電圧センサーの仕様
PLLの仕様 x
フラクショナルPLLの仕様 I/O PLLの仕様
温度検知ダイオードの仕様 x
内部温度検知ダイオードの仕様 外部温度検知ダイオードの仕様
ペリフェラル・パフォーマンスの仕様 x
高速I/Oの仕様 DPAロック時間の仕様 LVDSソフトCDR/DPA正弦ジッター許容値の仕様 ハード・メモリー・コントローラーでサポートされているメモリー規格 ソフト・メモリー・コントローラーでサポートされているメモリー規格 HPSハード・メモリー・コントローラーでサポートされているメモリー規格 DLL周波数範囲の仕様 DQSロジックブロックの仕様 メモリー出力クロックジッターの仕様 OCTキャリブレーション・ブロックの仕様
HPSの仕様 x
HPSリセット入力の要件 HPSクロックのパフォーマンス HPS PLLの仕様 Quad SPIフラッシュのタイミング特性 SPIタイミングの特性 SD/MMCのタイミング特性 USB ULPIのタイミング特性 Ethernet Media Access Controller (EMAC) のタイミング特性 I2Cのタイミング特性 NANDのタイミング特性 トレースのタイミング特性 GPIOインターフェイス
HPS PLLの仕様 x
HPS PLL入力の要件 HPS PLLのパフォーマンス HPS PLL出力の仕様
コンフィグレーションの仕様 x
PORの仕様 JTAGコンフィグレーションのタイミング FPPコンフィグレーションのタイミング ASコンフィグレーションのタイミング ASコンフィグレーション・スキームでのDCLK周波数の仕様 PSコンフィグレーションのタイミング 初期化 コンフィグレーション・ファイル 最小コンフィグレーション時間の見積もり リモート・システム・アップグレード ユーザー・ウォッチドッグ内部回路のタイミング仕様
FPPコンフィグレーションのタイミング x
FPPコンフィグレーションのDCLK-to-DATA[] 比率 (r) DCLK-to-DATA[] = 1の場合のFPPコンフィグレーションのタイミング DCLK-to-DATA[] 比率が>1の場合のFPPコンフィグレーション・タイミング
インテル® Arria® 10 デバイス・データシート

NANDのタイミング特性

表 74.   インテル® Arria® 10デバイスのNAND ONFI 1.0のタイミング要件
シンボル 説明 最小値 最大値 単位
tWP 112 ライト・イネーブル・パルス幅 10 — ns
tWH 112 ライト・イネーブル・ホールド時間 7 — ns
tRP 112 リード・イネーブル・パルス幅 10 — ns
tREH 112 リード・イネーブル・ホールド時間 7 — ns
tCLS 112 ライト・イネーブル・セットアップ時間へのコマンド・ラッチ・イネーブル 10 — ns
tCLH 112 ライト・イネーブル・ホールド時間へのコマンド・ラッチ・イネーブル 5 — ns
tCS 112 ライト・イネーブル・セットアップ時間へのチップイネーブル 15 — ns
tCH 112 ライト・イネーブル・ホールド時間へのチップイネーブル 5 — ns
tALS 112 ライト・イネーブル・セットアップ時間へのアドレス・ラッチ・イネーブル 10 — ns
tALH 112 ライト・イネーブル・ホールド時間へのアドレス・ラッチ・イネーブル 5 — ns
tDS 112 ライト・イネーブル・セットアップ時間へのデータ 7 — ns
tDH 112 ライト・イネーブル・ホールド時間へのデータ 5 — ns
tCEA データアクセス時間へのチップイネーブル — 100 ns
tREA データアクセス時間へのリードイネーブル — 40 ns
tRHZ データ・ハイ・インピーダンスへのリードイネーブル — 200 ns
tRR リードイネーブルLowへのReady 20 — ns
tWB 112 R/BLowへのライトイネーブルHigh — 200 ns
図 18. NANDコマンドラッチのタイミング図
図 19. NANDアドレスラッチのタイミング図
図 20. NANDデータ出力サイクルのタイミング図
図 21. NANDデータ入力サイクルのタイミング図
図 22. Extended Data Output (EDO) サイクルのNANDデータ入力のタイミング図
図 23. NANDリードステータスのタイミング図
図 24. NANDリード・ステータス・エンハンストのタイミング図
112 このタイミングはソフトウェア・プログラマブルです。
レベル 2 の表題