インテル® Arria® 10デバイス・データシート

ダウンロード PDF
ID 683771
日付 6/26/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Arria® 10 デバイス・データシート
インテル® Arria® 10 デバイス・データシート x
電気的特性 スイッチング特性 コンフィグレーションの仕様 I/Oタイミング プログラマブルIOE遅延 用語集 インテル® Arria® 10デバイス・データシートの改訂履歴
電気的特性 x
動作条件
動作条件 x
絶対最大定格 最大許容オーバーシュートおよびアンダーシュート電圧 推奨動作条件 DC特性 I/O規格の仕様
推奨動作条件 x
推奨動作条件 トランシーバー電源の動作条件 HPS電源の動作条件
DC特性 x
電源電流および消費電力 I/Oピンのリーク電流 バスホールド特性 OCTキャリブレーション精度の仕様 キャリブレーションなしOCTの抵抗許容値の仕様 ピン・キャパシタンス 内部ウィークプルアップおよびウィークプルダウン抵抗
I/O規格の仕様 x
シングルエンドI/O規格の仕様 シングルエンドSSTL、HSTL、およびHSUL I/Oリファレンス電圧の仕様 シングルエンドSSTL、HSTL、およびHSUL I/O規格信号の仕様 差動SSTL I/O規格の仕様 差動HSTLおよびHSUL I/O規格の仕様 差動I/O規格の仕様
スイッチング特性 x
トランシーバー・パフォーマンスの仕様 コア・パフォーマンスの仕様 ペリフェラル・パフォーマンスの仕様 HPSの仕様
トランシーバー・パフォーマンスの仕様 x
インテル® Arria® 10 GX/SXデバイス用のトランシーバー・パフォーマンス インテル® Arria® 10 GX/SXデバイス用の高速シリアル・トランシーバー‐ファブリック間インターフェイスのパフォーマンス インテル® Arria® 10 GTデバイス用のトランシーバー・パフォーマンス インテル® Arria® 10 GTデバイス用の高速シリアル・トランシーバー-ファブリック間インターフェイスのパフォーマンス インテル® Arria® 10 GX、SX、およびGTデバイス用のトランシーバーの仕様
コア・パフォーマンスの仕様 x
クロックツリーの仕様 PLLの仕様 DSPブロックの仕様 メモリーブロックの仕様 温度検知ダイオードの仕様 内部電圧センサーの仕様
PLLの仕様 x
フラクショナルPLLの仕様 I/O PLLの仕様
温度検知ダイオードの仕様 x
内部温度検知ダイオードの仕様 外部温度検知ダイオードの仕様
ペリフェラル・パフォーマンスの仕様 x
高速I/Oの仕様 DPAロック時間の仕様 LVDSソフトCDR/DPA正弦ジッター許容値の仕様 ハード・メモリー・コントローラーでサポートされているメモリー規格 ソフト・メモリー・コントローラーでサポートされているメモリー規格 HPSハード・メモリー・コントローラーでサポートされているメモリー規格 DLL周波数範囲の仕様 DQSロジックブロックの仕様 メモリー出力クロックジッターの仕様 OCTキャリブレーション・ブロックの仕様
HPSの仕様 x
HPSリセット入力の要件 HPSクロックのパフォーマンス HPS PLLの仕様 Quad SPIフラッシュのタイミング特性 SPIタイミングの特性 SD/MMCのタイミング特性 USB ULPIのタイミング特性 Ethernet Media Access Controller (EMAC) のタイミング特性 I2Cのタイミング特性 NANDのタイミング特性 トレースのタイミング特性 GPIOインターフェイス
HPS PLLの仕様 x
HPS PLL入力の要件 HPS PLLのパフォーマンス HPS PLL出力の仕様
コンフィグレーションの仕様 x
PORの仕様 JTAGコンフィグレーションのタイミング FPPコンフィグレーションのタイミング ASコンフィグレーションのタイミング ASコンフィグレーション・スキームでのDCLK周波数の仕様 PSコンフィグレーションのタイミング 初期化 コンフィグレーション・ファイル 最小コンフィグレーション時間の見積もり リモート・システム・アップグレード ユーザー・ウォッチドッグ内部回路のタイミング仕様
FPPコンフィグレーションのタイミング x
FPPコンフィグレーションのDCLK-to-DATA[] 比率 (r) DCLK-to-DATA[] = 1の場合のFPPコンフィグレーションのタイミング DCLK-to-DATA[] 比率が>1の場合のFPPコンフィグレーション・タイミング
インテル® Arria® 10 デバイス・データシート

OCTキャリブレーション精度の仕様

オンチップ終端 (OCT) キャリブレーションをイネーブルすると、キャリブレーション・ブロックに接続されたI/Oに対し、パワーアップ時にキャリブレーションが自動的に実行されます。

表 9.   インテル® Arria® 10デバイスのOCTキャリブレーション精度の仕様キャリブレーションされたオンチップ直列終端 (RS OCT) およびオンチップ並列終端 (RT OCT) のキャリブレーション精度は、キャリブレーション時に適用されます。キャリブレーション後にプロセス、電圧、および温度 (PVT) の条件が変化する場合、許容値が変動することがあります。
シンボル 説明 条件 (V) 抵抗の許容値 単位
–E1、–I1 –E2、–I2 –E3、–I3
25-Ωおよび50-Ω RS キャリブレーション付き内部直列終端 (25-Ωおよび50-Ω設定) VCCIO = 1.8、1.5、1.2 ± 15 ± 15 ± 15 %
34-Ωおよび40-Ω RS キャリブレーション付き内部直列終端 (34-Ωおよび40-Ω設定) VCCIO = 1.5、1.25、1.2 ± 15 ± 15 ± 15 %
VCCIO = 1.35 ± 20 ± 20 ± 20 %
48-Ω、60-Ω、80-Ω、および120-Ω RS キャリブレーション付き内部直列終端 (48-Ω、60-Ω、80-Ω、および120-Ω設定) VCCIO = 1.2 ± 15 ± 15 ± 15 %
240-Ω RS キャリブレーション付き内部直列終端 (240-Ω設定) VCCIO = 1.2 ± 20 ± 20 ± 20 %
30-Ω RT キャリブレーション付き内部パラレル終端 (30-Ω設定) VCCIO = 1.5、1.35、1.25 -10～+40 -10～+40 -10～+40 %
34-Ω、60-Ω、80-Ω、および240-Ω RT キャリブレーション付き内部パラレル終端 (34-Ω、48-Ω、80-Ω、および240-Ω設定) VCCIO = 1.2 ± 15 ± 15 ± 15 %
40-Ω、60-Ω、および120-Ω RT キャリブレーション付き内部パラレル終端 (40-Ω、60-Ω、および120-Ω設定) VCCIO = 1.5、1.35、1.25、1.2 -10～+40 -10～+40 -10～+40 %
VCCIO = 1.2 26 ± 15 ± 15 ± 15 %
80-Ω RT キャリブレーション付き内部パラレル終端 (80-Ω設定) VCCIO = 1.2 ± 15 ± 15 ± 15 %
26 POD12 I/O規格にのみ適用されます。
レベル 2 の表題