Arria 10におけるプロトコル経由のCvP初期化およびパーシャル・リコンフィギュレーション ユーザーガイド

ダウンロード PDF
ID 683871
日付 5/02/2016
Public
ドキュメント目次
ドキュメント目次 x
1. Arria 10におけるCvPの初期化 2. Arria 10におけるCvP初期化に向けたデザインの考慮事項 3. Arria 10におけるCvP初期化に向けた設計の手順の解説 4. CvP ドライバーとレジスター 5. Arria 10におけるプロトコルを経由したパーシャル・リコンフィギュレーション 6. Arria 10におけるPCI Express経由のPRのデザイン・プランニング 7. Arria 10におけるPCI Expressを経由したPRのデザイン・プロセスの解説 A. 改訂履歴
1. Arria 10におけるCvPの初期化 x
1.1. CvPシステム 1.2. CvPを使用するメリット 1.3. Arria 10デバイスに向けたCvPサポート 1.4. CvPの初期化 1.5. CvPの機能 1.6. Autonomousモード 1.7. CvPピン
2. Arria 10におけるCvP初期化に向けたデザインの考慮事項 x
2.1. オープン・システムに向けたCvPの設計 2.2. クローズド・システムに向けたCvPの設計
3. Arria 10におけるCvP初期化に向けた設計の手順の解説 x
3.1. 合成HDLファイルの生成 3.2. Device and Pin OptionsでのCvPパラメータの設定 3.3. デザインのコンパイル 3.4. SOFファイルの分割 3.5. ハードウェアの立ち上げ
3.5. ハードウェアの立ち上げ x
3.5.1. Windows システムへのJungo WinDriver のインストール 3.5.2. Linux システムへのJungo WinDriver のインストール 3.5.3. Arria 10開発キットのMSEL/DIPスイッチの変更 3.5.4. CvPイメージのプログラミング
4. CvP ドライバーとレジスター x
4.1. CvP ドライバーのサポート 4.2. CvPドライバのフロー 4.3. CvP のVSEC レジスター
4.3. CvP のVSEC レジスター x
4.3.1. アルテラ定義のVendor Specific Capability Header レジスター 4.3.2. アルテラ定義のVendor Specific Header レジスター 4.3.3. Altera Marker レジスター 4.3.4. CvP Status レジスター 4.3.5. CvPモード・コントロール・レジスタ 4.3.6. CvP Data レジスター 4.3.7. CvP Programming Control レジスター 4.3.8. Uncorrectable Internal Error Status Register 4.3.9. Uncorrectable Internal Error Mask Register 4.3.10. Correctable Internal Error Status Register 4.3.11. Correctable Internal Error Mask Register
5. Arria 10におけるプロトコルを経由したパーシャル・リコンフィギュレーション x
5.1. PCI Express経由のPRを使用するメリット 5.2. PCIe経由のPRシステム 5.3. パーシャル・リコンフィギュレーションIPコア
6. Arria 10におけるPCI Express経由のPRのデザイン・プランニング x
6.1. パーティション階層の特定 6.2. 複数のリビジョンの作成 6.3. PRデザインのフロアプラン 6.4. PRデザインのクロックおよびグローバル信号のアサインメント 6.5. PRパーティションへのフリーズ・ロジックの挿入
7. Arria 10におけるPCI Expressを経由したPRのデザイン・プロセスの解説 x
7.1. Qsysシステムの作成 7.2. ユーザー・ロジックとトップレベル・ファイルの作成 7.3. PRパーティションの作成 7.4. ベースSOF/RBFビットストリームの生成 7.5. PRリビジョンの作成 7.6. PRビットストリームの生成 7.7. ハードウェアの立ち上げ
1. Arria 10におけるCvPの初期化
2. Arria 10におけるCvP初期化に向けたデザインの考慮事項
3. Arria 10におけるCvP初期化に向けた設計の手順の解説
4. CvP ドライバーとレジスター
5. Arria 10におけるプロトコルを経由したパーシャル・リコンフィギュレーション
6. Arria 10におけるPCI Express経由のPRのデザイン・プランニング
7. Arria 10におけるPCI Expressを経由したPRのデザイン・プロセスの解説
A. 改訂履歴

1.5. CvPの機能

データ圧縮

Quartus PrimeソフトウェアのDevice and Pin Optionsダイアログ・ボックスにあるConfigurationページのGenerate compressed bitstreamをオンにすることで、コア・イメージの圧縮を選択することができます。ただし、ペリフェラル・イメージは圧縮することはできません。コア・イメージを圧縮すると、ストレージ要件を抑えることができます。

圧縮されたコア・イメージでFPGAをコンフィギュレーションするのであれば、FPGAのコア・イメージを更新する際に圧縮されたイメージを使用する必要があります。

データ暗号化

コア・イメージを暗号化する選択が可能です。ただし、ペリフェラル・イメージは暗号化することはできません。暗号化されたコア・イメージでFPGAをコンフィギュレーションするには、セキュリティー・キーを使用してFPGAを再度プログラムする必要があります。このキーは、受信コンフィギュレーション・ビットストリームの復号に使用されます。

AS、PS、あるいはFPPスキームを使用してFPGAをコンフィギュレーションする場合、キーがプログラムされたFPGAは暗号化されたビットストリームと暗号化されていないビットストリームの両方を受け入れることができます。ただしCvPを使用する場合、キーがプログラムされたFPGAは暗号化されたビットストリームのみ受け入れることができます。コア・イメージのリビジョンすべてを暗号化するには、同じキーを使用してください。
表 2.  暗号化されたコンフィギュレーション・データに向けてサポートされたクロック・ソース以下のテーブルは、CvPシステムで使用される従来のスキームに向けてサポートされるクロック・ソースを表しています。
キー・タイプ アクティブ・シリアル パッシブ・シリアル Fastパッシブ・パラレル
外部クロック 内部クロック 外部クロック 外部クロック
揮発性キー 有 有 有 有
不発揮性キー 無 12.5 MHz 有 有
レベル 2 の表題