Arria 10におけるプロトコル経由のCvP初期化およびパーシャル・リコンフィギュレーション ユーザーガイド

ダウンロード PDF
ID 683871
日付 5/02/2016
Public
ドキュメント目次
ドキュメント目次 x
1. Arria 10におけるCvPの初期化 2. Arria 10におけるCvP初期化に向けたデザインの考慮事項 3. Arria 10におけるCvP初期化に向けた設計の手順の解説 4. CvP ドライバーとレジスター 5. Arria 10におけるプロトコルを経由したパーシャル・リコンフィギュレーション 6. Arria 10におけるPCI Express経由のPRのデザイン・プランニング 7. Arria 10におけるPCI Expressを経由したPRのデザイン・プロセスの解説 A. 改訂履歴
1. Arria 10におけるCvPの初期化 x
1.1. CvPシステム 1.2. CvPを使用するメリット 1.3. Arria 10デバイスに向けたCvPサポート 1.4. CvPの初期化 1.5. CvPの機能 1.6. Autonomousモード 1.7. CvPピン
2. Arria 10におけるCvP初期化に向けたデザインの考慮事項 x
2.1. オープン・システムに向けたCvPの設計 2.2. クローズド・システムに向けたCvPの設計
3. Arria 10におけるCvP初期化に向けた設計の手順の解説 x
3.1. 合成HDLファイルの生成 3.2. Device and Pin OptionsでのCvPパラメータの設定 3.3. デザインのコンパイル 3.4. SOFファイルの分割 3.5. ハードウェアの立ち上げ
3.5. ハードウェアの立ち上げ x
3.5.1. Windows システムへのJungo WinDriver のインストール 3.5.2. Linux システムへのJungo WinDriver のインストール 3.5.3. Arria 10開発キットのMSEL/DIPスイッチの変更 3.5.4. CvPイメージのプログラミング
4. CvP ドライバーとレジスター x
4.1. CvP ドライバーのサポート 4.2. CvPドライバのフロー 4.3. CvP のVSEC レジスター
4.3. CvP のVSEC レジスター x
4.3.1. アルテラ定義のVendor Specific Capability Header レジスター 4.3.2. アルテラ定義のVendor Specific Header レジスター 4.3.3. Altera Marker レジスター 4.3.4. CvP Status レジスター 4.3.5. CvPモード・コントロール・レジスタ 4.3.6. CvP Data レジスター 4.3.7. CvP Programming Control レジスター 4.3.8. Uncorrectable Internal Error Status Register 4.3.9. Uncorrectable Internal Error Mask Register 4.3.10. Correctable Internal Error Status Register 4.3.11. Correctable Internal Error Mask Register
5. Arria 10におけるプロトコルを経由したパーシャル・リコンフィギュレーション x
5.1. PCI Express経由のPRを使用するメリット 5.2. PCIe経由のPRシステム 5.3. パーシャル・リコンフィギュレーションIPコア
6. Arria 10におけるPCI Express経由のPRのデザイン・プランニング x
6.1. パーティション階層の特定 6.2. 複数のリビジョンの作成 6.3. PRデザインのフロアプラン 6.4. PRデザインのクロックおよびグローバル信号のアサインメント 6.5. PRパーティションへのフリーズ・ロジックの挿入
7. Arria 10におけるPCI Expressを経由したPRのデザイン・プロセスの解説 x
7.1. Qsysシステムの作成 7.2. ユーザー・ロジックとトップレベル・ファイルの作成 7.3. PRパーティションの作成 7.4. ベースSOF/RBFビットストリームの生成 7.5. PRリビジョンの作成 7.6. PRビットストリームの生成 7.7. ハードウェアの立ち上げ
1. Arria 10におけるCvPの初期化
2. Arria 10におけるCvP初期化に向けたデザインの考慮事項
3. Arria 10におけるCvP初期化に向けた設計の手順の解説
4. CvP ドライバーとレジスター
5. Arria 10におけるプロトコルを経由したパーシャル・リコンフィギュレーション
6. Arria 10におけるPCI Express経由のPRのデザイン・プランニング
7. Arria 10におけるPCI Expressを経由したPRのデザイン・プロセスの解説
A. 改訂履歴

7.7. ハードウェアの立ち上げ

ハードウェアでデザインをテストする前に、Device under Test（DUT）システムにsimple PR over PCI Expressドライバをインストールする必要があります。現在のところ、Linux exampleドライバのみ利用可能です。

テスト・セットアップには以下のコンポーネントが含まれます。

  • Arria 10 FPGA開発キット
  • USB Blaster
  • Arria 10 FPGA開発キットを接続する予備のPCI Expressスロットを備えた、Linuxを実行するDUT PC
  • ベース・デザイン・イメージの.sofファイルをプログラミングするQuartus Prime Proエディション・ソフトウェアを実行するホストPC
PRデモ・ソフトウェアを入手されたい場合は、アルテラまでお問い合わせください。PRデモ・ソフトウェアは以下で構成されています
  • PRアプリケーション・ソフトウェア
  • PCI Expressドライバ
PRアプリケーション・ソフトウェアは、PR RBFに対しファイル・ハンドリングとバイト・スライスを実行します。以下の手順は、PRアプリケーション・ソフトウェアのウォークスルーを説明します。
  1. PCIeドライバAPIを使用してPCIeデバイスを開きます
  2. PR RBFファイルを開きます
  3. PR IPのアドレス・オフセット0x1に0x0001を書き込み、PR動作を開始します
  4. ファイルの終わりまでPR IPアドレス・オフセット0x0に16/32ビットのデータを書き込み、PRビットストリームの送信を開始します
  5. PRステータスを確認し、PR done、PR errorおよびCRC errorをレポートします
デフォルトのLinux IOコールを使用するPCI Expressドライバは、ユーザー・アプリケーションに対してWrite、Read、Open、CloseといったベーシックなKernel APIを提供します。
図 27. PRデモのウォークスルーを表すフロー図
注:
  • Kernel 3.10を使用する場合、alt_up_pci_driver.cとalt_up_pci_driver.hの編集が必要です。
    • _devinit、_devinitdata、_devinitconst、_devexit、_devexitdata、_devexitconstパラメータを削除し再度生成します。
  • アルテラでは、ボードに十分な電力を供給するためには外部電源を使用することを推奨しています。
レベル 2 の表題