Intel Agilex® 7可変精度DSPブロック・ユーザーガイド

ダウンロード PDF
ID 683037
日付 10/02/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Intel Agilex® 7可変精度DSPブロックの概要 2. Intel Agilex® 7可変精度DSPブロックのアーキテクチャー 3. Intel Agilex® 7可変精度DSPブロックの演算モード 4. Intel Agilex® 7可変精度DSPブロックにおけるデザインの考慮事項 5. Native Fixed Point DSP Intel Agilex® FPGA IPコアのリファレンス 6. Multiply Adder Intel® FPGA IPコアのリファレンス 7. ALTMULT_COMPLEX Intel® FPGA IPコアのリファレンス 8. LPM_MULT Intel® FPGA IPコアのリファレンス 9. LPM_DIVIDE Intel® FPGA IPコアのリファレンス 10. Native Floating Point DSP Intel Agilex® FPGA IPのリファレンス 11. Intel Agilex® 7可変精度DSPブロック・ユーザーガイド・アーカイブ 12. Intel Agilex® 7可変精度DSPブロック・ユーザーガイドの改訂履歴
1. Intel Agilex® 7可変精度DSPブロックの概要 x
1.1. 機能 1.2. Intel Agilex® 7デバイスでサポートされる演算モード
1.2. Intel Agilex® 7デバイスでサポートされる演算モード x
1.2.1. 固定小数点演算 1.2.2. 浮動小数点演算
2. Intel Agilex® 7可変精度DSPブロックのアーキテクチャー x
2.1. 固定小数点演算 2.2. 浮動小数点演算
2.1. 固定小数点演算 x
2.1.1. 固定小数点演算の入力レジスターバンク 2.1.2. 固定小数点演算におけるパイプライン・レジスター 2.1.3. 固定小数点演算における前置加算器 2.1.4. 固定小数点演算における内部係数 2.1.5. 固定小数点演算における乗算器 2.1.6. 固定小数点演算における加算器または減算器 2.1.7. 固定小数点演算におけるアキュムレーター、チェーンアウト加算器、プリロード定数 2.1.8. 固定小数点演算におけるシストリック・レジスター 2.1.9. 固定小数点演算におけるダブル累算レジスター 2.1.10. 固定小数点演算における出力レジスターバンク
2.1.7. 固定小数点演算におけるアキュムレーター、チェーンアウト加算器、プリロード定数 x
2.1.7.1. 動的チェーンアウト
2.2. 浮動小数点演算 x
2.2.1. 浮動小数点演算の入力レジスターバンク 2.2.2. 浮動小数点演算におけるパイプライン・レジスター 2.2.3. 浮動小数点演算における乗算器 2.2.4. 浮動小数点演算における加算器または減算器 2.2.5. 浮動小数点演算における出力レジスターバンク 2.2.6. 浮動小数点演算における例外処理
3. Intel Agilex® 7可変精度DSPブロックの演算モード x
3.1. 固定小数点演算の演算モード 3.2. 浮動小数点演算の演算モード
3.1. 固定小数点演算の演算モード x
3.1.1. 独立乗算器モード 3.1.2. 4つの8 x 8 (符号なし) または9 x 9 (符号付き) 合計モード 3.1.3. 乗算器と加算器による合計モード 3.1.4. 独立複素乗算器 3.1.5. シストリックFIRモード
3.1.1. 独立乗算器モード x
3.1.1.1. 18 × 18または18 × 19独立乗算器 3.1.1.2. 27 × 27独立乗算器
3.1.4. 独立複素乗算器 x
3.1.4.1. 18 × 19乗算と36ビット入力の合計モード
3.1.5. シストリックFIRモード x
3.1.5.1. シストリック・モード・ユーザー・ビューから可変精度ブロック・アーキテクチャー・ビューへのマッピング 3.1.5.2. 18ビット・シストリックFIRモード 3.1.5.3. 27ビット・シストリックFIRモード
3.2. 浮動小数点演算の演算モード x
3.2.1. FP32単精度浮動小数点演算の機能 3.2.2. FP16半精度浮動小数点演算の機能 3.2.3. 複数の浮動小数点可変DSPブロックにおける機能
3.2.1. FP32単精度浮動小数点演算の機能 x
3.2.1.1. FP32乗算モード 3.2.1.2. 加算または減算モード 3.2.1.3. 乗累算モード 3.2.1.4. FP32ベクトル1モード 3.2.1.5. FP32ベクトル2モード
3.2.2. FP16半精度浮動小数点演算の機能 x
3.2.2.1. FP16でサポートされる精度の形式 3.2.2.2. 2つのFP16乗算の合計モード 3.2.2.3. 2つのFP16乗算の合計とFP32加算モード 3.2.2.4. 2つのFP16乗算の合計と累算モード 3.2.2.5. FP16ベクトル1モード 3.2.2.6. FP16ベクトル2モード 3.2.2.7. FP16ベクトル3モード
3.2.3. 複数の浮動小数点可変DSPブロックにおける機能 x
3.2.3.1. 積和または積差モード 3.2.3.2. ダイレクト・ベクトルドット積 3.2.3.3. 複素乗算
4. Intel Agilex® 7可変精度DSPブロックにおけるデザインの考慮事項 x
4.1. 固定小数点演算 4.2. 浮動小数点演算 4.3. Intel Agilex® 7デバイスにおけるDSPブロックのカスケード制約
4.1. 固定小数点演算 x
4.1.1. 入力レジスター、パイプライン・レジスター、および出力レジスターのコンフィグレーション 4.1.2. 固定小数点演算における内部係数と前置加算器 4.1.3. 固定小数点演算におけるアキュムレーター 4.1.4. 固定小数点演算における入力カスケード 4.1.5. チェーンアウト加算器
4.1.1. 入力レジスター、パイプライン・レジスター、および出力レジスターのコンフィグレーション x
4.1.1.1. 入力レジスターの制約 4.1.1.2. パイプライン・レジスターの制約 4.1.1.3. それぞれの演算モードでサポートされるレジスター・コンフィグレーション
4.1.4. 固定小数点演算における入力カスケード x
4.1.4.1. 動的スキャンイン
4.2. 浮動小数点演算 x
4.2.1. 入力レジスター、パイプライン・レジスター、および出力レジスターのコンフィグレーション 4.2.2. チェーンアウト加算器
4.2.1. 入力レジスター、パイプライン・レジスター、および出力レジスターのコンフィグレーション x
4.2.1.1. FP32演算モードでサポートされるレジスター・コンフィグレーション 4.2.1.2. FP16演算モードでサポートされるレジスター・コンフィグレーション
5. Native Fixed Point DSP Intel Agilex® FPGA IPコアのリファレンス x
5.1. Native Fixed Point DSP Intel Agilex® FPGA IPリリース情報 5.2. サポートされる演算モード 5.3. 固定小数点演算の最大入力データ幅 5.4. 固定小数点演算の最大出力データ幅 5.5. Native Fixed Point DSP IPのパラメーター化 5.6. Native Fixed Point DSP Intel Agilex® FPGA IPの信号 5.7. IPの移行
5.3. 固定小数点演算の最大入力データ幅 x
5.3.1. 18 x 18 + 36モードでの36ビット未満のオペランド使用例
5.5. Native Fixed Point DSP IPのパラメーター化 x
5.5.1. Operation Modeタブ 5.5.2. Input Cascadeタブ 5.5.3. Pre-adderタブ 5.5.4. Internal Coefficientタブ 5.5.5. アキュムレーター/出力チェーン 5.5.6. パイプライン 5.5.7. クリア信号
5.6. Native Fixed Point DSP Intel Agilex® FPGA IPの信号 x
5.6.1. 4つの9 × 9合計モードの信号 5.6.2. 18 × 18フルモードの信号 5.6.3. 2つの18 × 18合計モードの信号 5.6.4. 18 × 18 + 36モードの信号 5.6.5. 18 × 18シストリック・モードの信号 5.6.6. 27 × 27モードの信号
6. Multiply Adder Intel® FPGA IPコアのリファレンス x
6.1. Multiply Adder Intel® FPGA IPリリース情報 6.2. 機能 6.3. パラメーター 6.4. 信号
6.2. 機能 x
6.2.1. 前置加算器 6.2.2. シストリック遅延レジスター 6.2.3. プリロード定数 6.2.4. ダブル・アキュムレーター
6.2.1. 前置加算器 x
6.2.1.1. 前置加算器シンプルモード 6.2.1.2. 前置加算器係数モード 6.2.1.3. 前置加算器入力モード 6.2.1.4. 前置加算器平方モード 6.2.1.5. 前置加算器定数モード
6.3. パラメーター x
6.3.1. Generalタブ 6.3.2. Extra Modesタブ 6.3.3. Multipliersタブ 6.3.4. Preadderタブ 6.3.5. Accumulatorタブ 6.3.6. Systolic/Chainoutタブ 6.3.7. Pipeliningタブ
7. ALTMULT_COMPLEX Intel® FPGA IPコアのリファレンス x
7.1. ALTMULT_COMPLEX Intel® FPGA IPリリース情報 7.2. 機能 7.3. 複素乗算 7.4. パラメーター 7.5. 信号
8. LPM_MULT Intel® FPGA IPコアのリファレンス x
8.1. LPM_MULT Intel® FPGA IPリリース情報 8.2. 機能 8.3. パラメーター 8.4. 信号
8.3. パラメーター x
8.3.1. Generalタブ 8.3.2. General 2タブ 8.3.3. Pipeliningタブ
9. LPM_DIVIDE Intel® FPGA IPコアのリファレンス x
9.1. LPM_DIVIDE Intel® FPGA IPリリース情報 9.2. 機能 9.3. Verilog HDLプロトタイプ 9.4. VHDLのコンポーネント宣言 9.5. VHDL LIBRARY_USE宣言 9.6. ポート 9.7. パラメーター
9.7. パラメーター x
9.7.1. Generalタブ 9.7.2. General1タブ
10. Native Floating Point DSP Intel Agilex® FPGA IPのリファレンス x
10.1. Native Floating Point DSP Intel Agilex® FPGA IPリリース情報 10.2. Native Floating Point DSP Intel Agilex® FPGA IPコアでサポートされる演算モード 10.3. Native Floating Point DSP Intel Agilex® FPGA IPのパラメーター化 10.4. Native Floating Point DSP Intel Agilex® FPGA IPコアの信号 10.5. IPの移行
10.3. Native Floating Point DSP Intel Agilex® FPGA IPのパラメーター化 x
10.3.1. Generalタブ 10.3.2. Registersタブ
10.4. Native Floating Point DSP Intel Agilex® FPGA IPコアの信号 x
10.4.1. FP32乗算モードの信号 10.4.2. FP32加算または減算モードの信号 10.4.3. FP32乗算と加算または減算モードの信号 10.4.4. FP32乗算と累算モードの信号 10.4.5. FP32ベクトル1モードおよびベクトル2モードの信号 10.4.6. 2つのFP16乗算の合計モードの信号 10.4.7. 2つのFP16乗算の合計とFP32加算モードの信号 10.4.8. 2つのFP16乗算の合計と累算モードの信号 10.4.9. FP16ベクトル1モードおよびベクトル2モードの信号 10.4.10. FP16ベクトル3モードの信号
1. Intel Agilex® 7可変精度DSPブロックの概要
2. Intel Agilex® 7可変精度DSPブロックのアーキテクチャー
3. Intel Agilex® 7可変精度DSPブロックの演算モード
4. Intel Agilex® 7可変精度DSPブロックにおけるデザインの考慮事項
5. Native Fixed Point DSP Intel Agilex® FPGA IPコアのリファレンス
6. Multiply Adder Intel® FPGA IPコアのリファレンス
7. ALTMULT_COMPLEX Intel® FPGA IPコアのリファレンス
8. LPM_MULT Intel® FPGA IPコアのリファレンス
9. LPM_DIVIDE Intel® FPGA IPコアのリファレンス
10. Native Floating Point DSP Intel Agilex® FPGA IPのリファレンス
11. Intel Agilex® 7可変精度DSPブロック・ユーザーガイド・アーカイブ
12. Intel Agilex® 7可変精度DSPブロック・ユーザーガイドの改訂履歴

6.3.3. Multipliersタブ

表 86.  Multipliersタブ
パラメーター 値 デフォルト値 詳細
What is the representation format for Multipliers A inputs?

SIGNED、

UNSIGNED、

VARIABLE

UNSIGNED 乗算器Aの入力の表現形式を指定します。
Register ‘signa’ input

On

Off

 Off このオプションを有効にすると、signa レジスターが有効になります。

このオプションを有効にするには、What is the representation format for Multipliers A inputs? に VARIABLE 値を選択している必要があります。

What is the source for clock input?

Clock0

Clock1

Clock2

Clock0 Clock0、Clock1、または Clock2 を選択し、signa レジスターの入力クロック信号を有効にして指定します。

このパラメーターを有効にするには、Register ‘signa’ input を選択している必要があります。

What is the source for asynchronous clear input?

NONE

ACLR0

ACLR1

NONE signa レジスターの非同期クリアソースを指定します。

このパラメーターを有効にするには、Register 'signa' input を選択している必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
What is the source for synchronous clear input?

NONE

SCLR0

SCLR1

NONE signa レジスターの同期クリアソースを指定します。

このパラメーターを有効にするには、Register 'signa' input を選択している必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
What is the representation format for Multipliers B inputs?

SIGNED、

UNSIGNED、

VARIABLE

UNSIGNED 乗算器Bの入力の表現形式を指定します。
Register ‘signb’ input

On

Off

 Off このオプションをオンにすると、signb レジスターが有効になります。

このオプションを有効にするには、What is the representation format for Multipliers B inputs? に VARIABLE 値を選択している必要があります。

What is the source for clock input?

Clock0

Clock1

Clock2

Clock0 Clock0、Clock1、または Clock2 を選択し、signb レジスターの入力クロック信号を有効にして指定します。

このパラメーターを有効にするには、Register ‘signb’ input を選択している必要があります。

What is the source for asynchronous clear input?

NONE

ACLR0

ACLR1

NONE signb レジスターの非同期クリアソースを指定します。

このパラメーターを有効にするには、Register 'signb' input を選択している必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
What is the source for synchronous clear input?

NONE

SCLR0

SCLR1

NONE signb レジスターの同期クリアソースを指定します。

このパラメーターを有効にするには、Register 'signb' input を選択している必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
入力のコンフィグレーション
Register input A of the multiplier

On

Off

 Off このオプションをオンにすると、dataa 入力バスの入力レジスターが有効になります。
What is the source for clock input?

Clock0

Clock1

Clock2

Clock0 Clock0、Clock1、または Clock2 を選択し、dataa 入力バスのレジスター入力クロック信号を有効にして指定します。

このパラメーターを有効にするには、Register input A of the multiplier を選択している必要があります。

What is the source for asynchronous clear input?

NONE

ACLR0

ACLR1

NONE dataa 入力バスのレジスター非同期クリアソースを指定します。

このパラメーターを有効にするには、Register input A of the multiplier を選択している必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
What is the source for synchronous clear input?

NONE

SCLR0

SCLR1

NONE dataa 入力バスのレジスター同期クリアソースを指定します。

このパラメーターを有効にするには、Register input A of the multiplier を選択している必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
Register input B of the multiplier

On

Off

 Off このオプションをオンにすると、datab 入力バスの入力レジスターが有効になります。
What is the source for clock input?

Clock0

Clock1

Clock2

Clock0 Clock0、Clock1、または Clock2 を選択し、datab 入力バスのレジスター入力クロック信号を有効にして指定します。

このパラメーターを有効にするには、Register input B of the multiplier を選択している必要があります。

What is the source for asynchronous clear input?

NONE

ACLR0

ACLR1

NONE datab 入力バスのレジスター非同期クリアソースを指定します。

このパラメーターを有効にするには、Register input B of the multiplier を選択している必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
What is the source for synchronous clear input?

NONE

SCLR0

SCLR1

NONE datab 入力バスのレジスター同期クリアソースを指定します。

このパラメーターを有効にするには、Register input B of the multiplier を選択している必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
What is the input A of the multiplier connected to?

Multiplier input

Scan chain input

Multiplier input 乗算器の入力Aの入力ソースを選択します。

Multiplier input を選択すると、dataa 入力バスを乗算器へのソースとして使用します。

Scan chain input を選択すると、scanin 入力バスを乗算器へのソースとして使用し、scanout 出力バスが有効になります。

このパラメーターは、What is the number of multipliers? パラメーターに 2、3、または 4 を選択している場合に利用することができます。

Scanout Aレジスターのコンフィグレーション
Register output of the scan chain

On

Off

 Off このオプションをオンにすると、scanouta 出力バスの出力レジスターが有効になります。

このオプションを有効にするには、What is the input A of the multiplier connected to? パラメーターに Scan chain input を選択している必要があります。

What is the source for clock input?

Clock0

Clock1

Clock2

Clock0 Clock0、Clock1、または Clock2 を選択し、scanouta 出力バスのレジスター入力クロック信号を指定します。

このオプションを有効にするには、Register output of the scan chain パラメーターをオンにしている必要があります。

What is the source for asynchronous clear input?

NONE

ACLR0

ACLR1

NONE scanouta 出力バスのレジスター非同期クリアソースを指定します。

このオプションを有効にするには、Register output of the scan chain パラメーターをオンにしている必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
What is the source for synchronous clear input?

NONE

SCLR0

SCLR1

NONE scanouta 出力バスのレジスター同期クリアソースを指定します。

このオプションを有効にするには、Register output of the scan chain パラメーターを選択している必要があります。

IPコアでは、非同期クリアまたは同期クリアのいずれかをサポートしますが、両方を同時にはサポートしません。
レベル 2 の表題