Intel Agilex® 7可変精度DSPブロック・ユーザーガイド

ID 683037
日付 10/02/2023
Public
ドキュメント目次

2. Intel Agilex® 7可変精度DSPブロックのアーキテクチャー

Intel Agilex® 7可変精度DSPは、次のブロックで構成されます。
表 5.  ブロック・アーキテクチャー
DSPの実装 ブロック・アーキテクチャー
固定小数点演算
  • 入力レジスターバンク
  • 1番目と2番目のパイプライン・レジスター
  • 前置加算器/減算器
  • 内部係数
  • 乗算器
  • 加算器と減算器
  • アキュムレーター、チェーンアウト加算器、プリロード定数
  • シストリック・レジスター
  • ダブル累算レジスター
  • 出力レジスターバンク
浮動小数点演算
  • 入力レジスターバンク
  • 1番目と2番目のパイプライン・レジスター
  • 乗算器
  • 加算器
  • アキュムレーター
  • 出力レジスターバンク
  • 例外処理
図 1. 固定小数点演算9 x 9モード
図 2. 固定小数点演算18 x 19モード
図 3. 固定小数点演算27 x 27モード
図 4. 浮動小数点演算16ビット半精度モード
図 5. 浮動小数点演算32ビット単精度モード