インテルのみ表示可能 — GUID: khd1548139796025
Ixiasoft
1. Intel Agilex® 7可変精度DSPブロックの概要
2. Intel Agilex® 7可変精度DSPブロックのアーキテクチャー
3. Intel Agilex® 7可変精度DSPブロックの演算モード
4. Intel Agilex® 7可変精度DSPブロックにおけるデザインの考慮事項
5. Native Fixed Point DSP Intel Agilex® FPGA IPコアのリファレンス
6. Multiply Adder Intel® FPGA IPコアのリファレンス
7. ALTMULT_COMPLEX Intel® FPGA IPコアのリファレンス
8. LPM_MULT Intel® FPGA IPコアのリファレンス
9. LPM_DIVIDE Intel® FPGA IPコアのリファレンス
10. Native Floating Point DSP Intel Agilex® FPGA IPのリファレンス
11. Intel Agilex® 7可変精度DSPブロック・ユーザーガイド・アーカイブ
12. Intel Agilex® 7可変精度DSPブロック・ユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: khd1548139796025
Ixiasoft
2.1.2. 固定小数点演算におけるパイプライン・レジスター
入力レジスターと出力レジスターに加えて、固定小数点演算には2列のパイプライン・レジスターがあります。パイプライン・レジスターを使用することで、最大のFmaxパフォーマンスを実現します。高いFmaxが必要ない場合は、パイプライン・レジスターをバイパスすることができます。
次の可変精度DSPブロック信号により、可変精度DSPブロック内のパイプライン・レジスターを制御します。
- CLK
- ENA[2..0]
- CLR[1]