Stratix 10 GX / SX デバイスの概要

ダウンロード PDF
ID 683729
日付 10/30/2017
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Stratix® 10 GX / SX デバイスの概要
1. インテル® Stratix® 10 GX / SX デバイスの概要 x
1.1. インテル® Stratix® 10 デバイス・ファミリー・バリアント 1.2. インテル® Stratix® 10 FPGA および SoC におけるイノベーション 1.3. FPGA および SoC 機能の概要 1.4. インテル® Stratix® 10デバイスのブロック図 1.5. インテル® Stratix® 10 FPGA および SoC ファミリープラン 1.6. HyperFlex コア・アーキテクチャー 1.7. ヘテロジニアス 3D SiP トランシーバー・タイル 1.8. インテル® Stratix® 10デバイスのトランシーバー 1.9. PCI Express Gen1/Gen2/Gen3 ハード IP コア 1.10. Interlaken PCS ハード IP コア 1.11. 10G イーサネット・ハード IP コア 1.12. 外部メモリーおよび汎用 I/O 1.13. アダプティブ・ロジック・モジュール (ALM) 1.14. コア・クロッキング 1.15. フラクショナル合成 PLL と I/O PLL 1.16. 内部エンベデッド・メモリー 1.17. 可変精度 DSP ブロック 1.18. HPS ( ハード・プロセッサー・システム ) 1.19. 消費電力管理 1.20. デバイス・コンフィグレーションおよびセキュア・デバイス・マネージャー (SDM) 1.21. デバイス・セキュリティー 1.22. PCI Express を介した CvP (Configuration via Protocol) 1.23. パーシャル・リコンフィグレーションとダイナミック・リコンフィグレーション 1.24. Fast Forward Compile 1.25. SEU ( シングル・イベント・アップセット ) エラー検出と訂正 1.26. 改訂履歴
1.1. インテル® Stratix® 10 デバイス・ファミリー・バリアント x
1.1.1. 使用可能なオプション
1.8. インテル® Stratix® 10デバイスのトランシーバー x
1.8.1. PMA の機能 1.8.2. PCS の機能
1.18. HPS ( ハード・プロセッサー・システム ) x
1.18.1. インテル® Stratix® 10 デバイス の HPS の主な機能
1. インテル® Stratix® 10 GX / SX デバイスの概要

1.12. 外部メモリーおよび汎用 I/O

インテル® Stratix® 10デバイスは最大 2666 Mbps で動作する最大 72 ビット幅の DDR4 メモリー・インターフェイスを備えた大幅な外部メモリー帯域幅を提供します。

この帯域幅は、強化された高性能メモリー・コントローラーの設計の容易さ、低消費電力、およびリソース効率とともに提供されます。外部メモリー・インターフェイスは、ハードまたはソフト・メモリー・コントローラーを使用する場合、最大幅 144 ビットでコンフィグレーションが可能です。

図 8. ハードメモリー・コントローラー

各 I/O バンクには、48 個の汎用 I/O とパフォーマンスの異なる多くのメモリー・タイプをサポートできる高効率のメモリー・コントローラーが含まれています。ハードメモリー・コントローラーはユーザーロジック内で実装するソフト・コントローラーによってバイパスまたは置き換えが可能です。各 I/O には、次のような重要なメモリー・インターフェイス機能が実行可能なハード化されたダブル・データレート (DDR) リード / ライト・パス (PHY) を備えています。

  • リード / ライト・レベリング
  • レイテンシーを低減し、マージンを改善する FIFO バッファリング
  • タイミング・キャリブレーション
  • On-chip 終端

タイミング・キャリブレーションは、インテルのNios® II テクノロジーに基づくハード・マイクロコントローラーを含めることで補助されますが、特に複数のメモリー・インターフェイスがあるキャリブレーションの制御に適しています。このタイミング・キャリブレーションにより、 インテル® Stratix® 10デバイスは インテル® Stratix® 10デバイス自体あるいは外部メモリーデバイス内でのプロセス、電圧、温度といったあらゆる変化を補償することができます。アドバンスト・キャリブレーション・アルゴリズムは、すべての動作条件わたって最大の帯域幅と堅牢なタイミングマージンを確実にします。

表 10.  外部メモリー・インターフェイスのパフォーマンスこの表のスピードは 1 ランクの場合です。

インターフェイス

コントローラー・タイプ

性能

DDR4

ハード

2666 Mbps

DDR3

ハード

2133 Mbps

QDR II+ / II+ Xtreme

ソフト

550 MTps

RLDRAM III

ソフト

2400 Mbps

RLDRAM II

ソフト

533 Mbps

パラレル・メモリー・インターフェイスに加えて、 インテル® Stratix® 10デバイスは、ハイブリッド・メモリー・キューブ (HMC) のようなシリアル・メモリー・テクノロジーをサポートしています。HMC は インテル® Stratix® 10の高速シリアル・トランシーバーでサポートされており、トランシーバーは最大 4 つの HMC リンクと接続し、各リンクは最大 15 Gbps のデータレート (HMC 短距離仕様 ) で動作します。

インテル® Stratix® 10 デバイスは、広範囲のシングルエンドおよび差動 I/O インターフェイスがサポート可能な汎用 I/O も備えています。最大 1.6 Gbps の LVDS レートがサポートされ、各ピンのペアは差動ドライバーと差動入力バッファーの両方を備えています。これにより、各 LVDS ペアでの方向の設定が可能です。

レベル 2 の表題