インテルのみ表示可能 — GUID: mwh1409960618998
Ixiasoft
1.6.2.2.1. Aldec ActiveHDL*またはRiviera Pro* Simulatorセットアップ・スクリプトの入手
1.6.2.2.2. Cadence Incisive* Simulatorセットアップ・スクリプトの入手
1.6.2.2.3. Cadence Xcelium* シミュレーター・セットアップ・スクリプトのソーシング
1.6.2.2.4. Mentor Graphics ModelSim* Simulatorセットアップ・スクリプトの入手
1.6.2.2.5. Synopsys VCS* Simulatorセットアップ・スクリプトの入手
1.6.2.2.6. Synopsys VCS* MX Simulatorセットアップ・スクリプトの入手
インテルのみ表示可能 — GUID: mwh1409960618998
Ixiasoft
1.5.1. シミュレーション・モデルのコンパイル
インテル® Quartus® Prime開発ソフトウェアには、すべてのインテル FPGA IPコアに向けたシミュレーション・モデルが含まれています。 このようなモデルには、IP機能シミュレーション・モデルおよびデバイスファミリーに特化したモデルが< Intel Quartus Prime installation path>/eda/sim_libディレクトリーに含まれています。また、これらのモデルには、Verilog HDLとVHDLシミュレーションに向けたIEEE暗号化Verilog HDLモデルが含まれています。
シミュレーションを実行する前に、 インテル® Quartus® Primeシミュレーション・ライブラリーから適切なシミュレーション・モデルを次のいずれかの方法でコンパイルする必要があります。
- デザインに必要となるすべてのシミュレーション・モデル・ライブラリーを、サポートされるシミュレーターに自動でコンパイルするには、Tools > Launch Simulation Library Compilerの順でクリックします。シミュレーション・ツール、言語、ターゲットとするデバイスファミリー、出力箇所のオプションを指定して、OKをクリックします。
- シミュレーターを使用して、 インテル® Quartus® Primeシミュレーション・モデルを手動でコンパイルします。
デザインをシミュレーションするには、コンパイルされたシミュレーション・モデル・ライブラリーを使用してください。シミュレーションの実行方法については、EDAシミュレーターのドキュメンテーションを参照してください。
注: インテル® Quartus® Primeシミュレーション・モデルを使用する際、指定したタイムスケールの精度は1ps以内にする必要があります。