インテルのみ表示可能 — GUID: mwh1410383451815
Ixiasoft
1.6.2.2.1. Aldec ActiveHDL*またはRiviera Pro* Simulatorセットアップ・スクリプトの入手
1.6.2.2.2. Cadence Incisive* Simulatorセットアップ・スクリプトの入手
1.6.2.2.3. Cadence Xcelium* シミュレーター・セットアップ・スクリプトのソーシング
1.6.2.2.4. Mentor Graphics ModelSim* Simulatorセットアップ・スクリプトの入手
1.6.2.2.5. Synopsys VCS* Simulatorセットアップ・スクリプトの入手
1.6.2.2.6. Synopsys VCS* MX Simulatorセットアップ・スクリプトの入手
インテルのみ表示可能 — GUID: mwh1410383451815
Ixiasoft
2.2.2. Verilog HDLからVHDLへのパラメーター情報の受け渡し
Verilog HDLからVHDLに値を渡すには、インライン・パラメーターを使用する必要があります。
デフォルトでは、x_on_violation_optionロジックオプションがすべてのデザインレジスターに対してイネーブルされるため、タイミング違反で「X」が出力されます。特定のレジスターでタイミング違反の「X」伝播をディセーブルするには、次の インテル® Quartus® Prime Settings File (.qsf)の例に示すように、特定のレジスターに対してx_on_violation_optionロジックオプションをディセーブルします。
set_instance_assignment -name X_ON_VIOLATION_OPTION OFF -to \ <register_name>
インライン・パラメーターの受け渡しの例
lpm_add_sub#(.lpm_width(12), .lpm_direction("Add"),
.lpm_type("LPM_ADD_SUB"),
.lpm_hint("ONE_INPUT_IS_CONSTANT=NO,CIN_USED=NO" ))
lpm_add_sub_component (
.dataa (dataa),
.datab (datab),
.result (sub_wire0)
);
注: このパラメーターのシーケンスは、VHDLコンポーネント宣言のGENERICのシーケンスに依存します。