インテルのみ表示可能 — GUID: mwh1410383505128
Ixiasoft
1.6.2.2.1. Aldec ActiveHDL*またはRiviera Pro* Simulatorセットアップ・スクリプトの入手
1.6.2.2.2. Cadence Incisive* Simulatorセットアップ・スクリプトの入手
1.6.2.2.3. Cadence Xcelium* シミュレーター・セットアップ・スクリプトのソーシング
1.6.2.2.4. Mentor Graphics ModelSim* Simulatorセットアップ・スクリプトの入手
1.6.2.2.5. Synopsys VCS* Simulatorセットアップ・スクリプトの入手
1.6.2.2.6. Synopsys VCS* MX Simulatorセットアップ・スクリプトの入手
インテルのみ表示可能 — GUID: mwh1410383505128
Ixiasoft
4.2.1. SystemVerilogファイルのコンパイル
デザインに複数のSystemVerilogファイルが含まれている場合、単一のalogコマンドを使用してSystem Verilogファイルをコンパイルする必要があります。 デザインにVerilogファイルとSystemVerilogファイルが含まれている場合、まず最初にVerilogファイルをコンパイルし、次に単一のalogコマンドを使用してSystemVerilogファイルのみをコンパイルします。