インテルのみ表示可能 — GUID: mwh1410383463182
Ixiasoft
1.6.2.2.1. Aldec ActiveHDL*またはRiviera Pro* Simulatorセットアップ・スクリプトの入手
1.6.2.2.2. Cadence Incisive* Simulatorセットアップ・スクリプトの入手
1.6.2.2.3. Cadence Xcelium* シミュレーター・セットアップ・スクリプトのソーシング
1.6.2.2.4. Mentor Graphics ModelSim* Simulatorセットアップ・スクリプトの入手
1.6.2.2.5. Synopsys VCS* Simulatorセットアップ・スクリプトの入手
1.6.2.2.6. Synopsys VCS* MX Simulatorセットアップ・スクリプトの入手
インテルのみ表示可能 — GUID: mwh1410383463182
Ixiasoft
2.3. ModelSimシミュレーションのセットアップ・スクリプト例
インテル® Quartus® Prime開発ソフトウェアは、デザインのIPコアに向けてmsim_setup.tclシミュレーション・セットアップ・スクリプトを生成することができます。 このスクリプトは必要となるデバイス・ライブラリー・モデル、そしてデザインファイルをコンパイルし、 シミュレーターが最適化されたデザインまたはシミュレーターが最適化されていないデザインをエラボレートします。このスクリプトを実行するには、シミュレーターのTranscriptウィンドウでソース msim_setup.tclと入力します。
あるいは、コマンドラインでシミュレーターを使用している場合は、次のコマンドを入力することもできます。
vsim -c -do msim_setup.tcl
次の例では、top-level-simulate.doカスタム・トップレベル・シミュレーション・スクリプトがデザインに向けて階層変数であるTOP_LEVEL_NAMEをtop_testbenchに設定し、変数QSYS_SIMDIRを生成されたシミュレーション・ファイルのロケーションに設定しています。
# Set hierarchy variables used in the IP-generated files set TOP_LEVEL_NAME "top_testbench" set QSYS_SIMDIR "./ip_top_sim" # Source generated simulation script which defines aliases used below source $QSYS_SIMDIR/mentor/msim_setup.tcl # dev_com alias compiles simulation libraries for device library files dev_com # com alias compiles IP simulation or Qsys model files and/or Qsys model files in the correct order com # Compile top level testbench that instantiates your IP vlog -sv ./top_testbench.sv # elab alias elaborates the top-level design and testbench elab # Run the full simulation run - all
この例では、トップレベルのシミュレーション・ファイルは元のIPコアと同じディレクトリーに格納されているため、この変数はIPが生成したディレクトリー構造に設定されています。 QSYS_SIMDIR変数は、生成されたIPシミュレーション・ファイルに向けて相対的な階層パスを提供します。このスクリプトは生成されたmsim_setup.tclスクリプトを呼び出し、スクリプトからのエイリアスコマンドを使用してシミュレーションに必要なIPファイルおよびトップレベルのシミュレーション・テストベンチのコンパイルとエラボレーションを実行します。elabコマンドを実行する際、たとえばelab +nowarnTFMPCのように、追加のシミュレーター・エラボレーション・コマンド・オプションを指定することができます。上記の例では、最後のコマンドがシミュレーションを開始します。