HPS (ハード・プロセッサー・システム) |
マルチプロセッサー・ユニット・コア |
- デュアルコア ARM* Cortex* -A76 MPCore、およびデュアルコア ARM* Cortex* -A55 MPCoreプロセッサーを含むマルチコア ARM* プロセッサーと ARM* CoreSight* のデバッグとトレース・テクノロジー
- スカラー浮動小数点ユニットによる単精度および倍精度のサポート
- 各プロセッサーの ARM* Neon* テクノロジー・メディア処理エンジン
|
システム・コントローラー |
- システムメモリー管理ユニット (SMMU)
- キャッシュ・コヒーレンシー・ユニット (CCU)
|
キャッシュ |
- ARM* Cortex* -A76:
- コアごとのレベル1キャッシュ:
- 64キロバイト (KB) L1命令キャッシュ (パリティー付き)
- 64KB L1データキャッシュ (ECC付き)
- コアごとのレベル2キャッシュ: 統一256KB L2データおよび命令用キャッシュ (ECC付き)
- ARM* Cortex* -A55:
- コアごとのレベル1キャッシュ:
- 32KB L1命令キャッシュ (パリティー付き)
- 32KB L1データキャッシュ (ECC付き)
- コアごとのレベル2キャッシュ: 統一128KB L2データおよび命令用キャッシュ (ECC付き)
- 共有レベル3キャッシュ: 2メガバイト (MB) L3キャッシュ
|
オンチップメモリー |
512KBオンチップRAM |
ダイレクト・メモリー・アクセス (DMA) |
8チャネルDMAコントローラー |
イーサネットMAC (TSN) |
- 10Mbps/100Mbps/1Gbps/2.5GbpsイーサネットMAC (3個、統合DMAおよびTime-Sensitive Networking (TSN) サポート付き)
- 1Gbpsおよび2.5Gbps (2.5Gbpsにはトランシーバーへのソフトパスが必要です)
|
USB |
- DMA搭載USB 2.0 On-the-Go (OTG) コントローラー (2個)
- USB3.1 Gen 1 (1個)
|
UART |
UART 16550互換コントローラー (2個) |
シリアル・ペリフェラル・インターフェイス (SPI) コントローラー |
SPI 4個 (マスター2個とスレーブ2個) |
I2C |
I2Cコントローラー (5個) |
I3C |
I3Cコントローラー (2個) |
SD/SDIO/eMMCコントローラー |
- SD/eMMCデバイス (バージョン5.1まで)
- SDデバイス (バージョン6.1まで)
- SDIOデバイス (バージョン4.1まで)
|
NANDフラッシュ・コントローラー |
- ONFI 1.xおよび2.x (1個)
- 8ビットおよび16ビットサポート
- Toggle 1.xおよび2.x仕様との互換性
|
GPIO |
ソフトウェア・プログラマブルGPIO (最大48個) |
タイマー |
- 汎用タイマー (4個)
- ウォッチドッグ・タイマー (5個)
|
SDM |
- セキュアブート
- AES暗号化
- セキュア・ハッシュ・アルゴリズム (SHA) および楕円曲線デジタル署名アルゴリズム (ECDSA) 認証
|
外部メモリー・インターフェイス |
ハード・メモリー・コントローラー:
- Dシリーズ: DDR4、DDR4、DDR5、およびLPDDR5
- Eシリーズ:
- デバイスグループ A: DDR4、DDR5、LPDDR4、LPDDR5
- デバイスグループ B: DDR4、LPDDR4、LPDDR5
|