Agilex™ 5 FPGA & SoCデバイスの概要

ID 762191
日付 4/01/2024
Public
ドキュメント目次
1. Agilex™ 5 FPGA & SoCの概要 2. Agilex™ 5 FPGA & SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA & SoCにおける汎用I/O 9. Agilex™ 5 FPGA & SoCにおけるI/O PLL 10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA & SoCの消費電力管理 21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴

5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー

Agilex™ 5 FPGA & SoCのエンベデッド・メモリー・ブロック は、前世代の インテル® FPGAのエンベデッド・メモリーと類似しています 。
表 12.   Agilex™ 5 FPGA & SoCのエンベデッド・メモリー・ブロックの種類と機能
機能 MLAB M20K
用途 幅が広く深度の浅いメモリーのコンフィグレーション 大規模なメモリーのコンフィグレーションのサポート
ブロックサイズ 640ビット 20キロビット
コンフィグレーション
  • 64×10 (エミュレーション)
  • 32×20
  • 2,048×10 (または ×8)
  • 1,024×20 (または ×16)
  • 512×40 (または ×32)
ハードECC 可能
モード シングルポートRAM、デュアルポートRAM、FIFO、ROM、およびシフトレジスター