2.1. Agilex™ 5 FPGA & SoC Dシリーズ
デバイス | ロジックエレメント (LE) |
アダプティブ・ロジック・モジュール | M20K | MLAB | DSP | |||
---|---|---|---|---|---|---|---|---|
数 | サイズ (Mb) |
数 | サイズ (Mb) |
18×19乗算器 | ピークINT8 (TOPS 7 ) |
|||
A5D 010 | 103250 | 35000 | 534 | 10.43 | 1780 | 1.09 | 552 | 8.48 |
A5D 025 | 254054 | 86120 | 1281 | 25.02 | 3420 | 2.09 | 1472 | 22.61 |
A5D 031 | 318600 | 108000 | 1602 | 31.29 | 5400 | 3.30 | 1840 | 28.26 |
A5D 051 | 515070 | 174600 | 2.563 | 50.06 | 8440 | 5.15 | 2944 | 45.22 |
A5D 064 | 644280 | 218400 | 3204 | 62.58 | 10920 | 6.67 | 3680 | 56.22 |
デバイス | HVIO (1.8V ~ 3.3V) |
HSIO (1.0V ~ 1.3V) |
PLL数 | 1.3V LVDSペア (1.6Gbps) |
外部メモリー・インターフェイス | MIPI* D-PHY* インターフェイス |
||
---|---|---|---|---|---|---|---|---|
I/O PLL | ファブリック給電I/O PLL8 | DDR4 (×64) |
DDR4、DDR5、LPDDR4、LPDDR5 (×32) |
|||||
A5D 010 | 60 | 384 | 8 | 11 | 192 | 2 | 4 | 28 |
A5D 025 | 60 | 384 | 8 | 11 | 192 | 2 | 4 | 28 |
A5D 031 | 60 | 384 | 8 | 11 | 192 | 2 | 4 | 28 |
A5D 051 | 60 | 384 | 8 | 15 | 192 | 2 | 4 | 28 |
A5D 064 | 60 | 384 | 8 | 15 | 192 | 2 | 4 | 28 |
デバイス | トランシーバー 28.1Gbps最大レート |
PCIe 4.0インスタンス |
10/25ギガビット イーサネット (MAC & PCS) |
HPS(ハード・プロセッサー・システム) | ||
---|---|---|---|---|---|---|
×4 | ×8 | プロセッサー | キャッシュサイズ | |||
A5D 010 | 16 | 4 | 2 | 8 |
|
|
A5D 025 | 16 | 4 | 2 | 8 | ||
A5D 031 | 16 | 4 | 2 | 8 | ||
A5D 051 | 24 | 6 | 3 | 12 | ||
A5D 064 | 32 | 8 | 4 | 16 |
7 テラ演算/秒
8 ファブリック給電I/O PLL数には、GTSトランシーバー・バンクのシステムPLLが含まれます。システムPLLをトランシーバーに使用しない場合は、コア・ファブリック用途に使用できます。