Agilex™ 5 FPGA & SoCデバイスの概要

ID 762191
日付 4/01/2024
Public
ドキュメント目次
1. Agilex™ 5 FPGA & SoCの概要 2. Agilex™ 5 FPGA & SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA & SoCにおける汎用I/O 9. Agilex™ 5 FPGA & SoCにおけるI/O PLL 10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA & SoCの消費電力管理 21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴

7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク

Agilex™ 5 FPGA & SoC では、コア・クロッキング機能にプログラマブル・クロック・ ツリー合成を使用します。

プログラマブル・クロック・ツリー合成では、専用のクロックツリー配線およびスイッチング回路を使用します。この専用回路により、 Quartus® Prime開発ソフトウェアを使用して、デザインに必要な正確なクロックツリーを作成することができます。

プログラマブル・クロック・ツリー合成を使用する利点は次のとおりです。

  • クロックツリーの挿入遅延の最小化
  • クロックツリーの動的消費電力の削減
  • コアにおけるクロッキングの柔軟性が向上
  • 従来のグローバルおよびリージョナル・クロッキング方式との下位互換性を維持

Agilex™ 5 FPGA & SoCのコア・クロック・ネットワークの機能は次のとおりです。

  • 第2世代 Hyperflex® コア・アーキテクチャーのサポート
  • ハード・メモリー・コントローラーをサポート15
    • DDR4: 最大3,200Mbps
    • DDR5: 最大 4,000 Mbps
    • LPDDR4: 最大4,267Mbps
    • LPDDR5: 最大 4,267 Mbps
  • 専用クロック入力ピンと整数I/O PLLによるサポート
15 Agilex™ 5 FPGAシリーズでサポートするハード・メモリー・コントローラーは、それぞれ異なります。詳細については、関連情報を参照してください。