Agilex™ 5 FPGA & SoCデバイスの概要

ダウンロード PDF
ID 762191
日付 4/01/2024
Public
ドキュメント目次
ドキュメント目次 x
1. Agilex™ 5 FPGA ＆ SoCの概要 2. Agilex™ 5 FPGA ＆ SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA ＆ SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA ＆ SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA ＆ SoCにおける汎用I/O 9. Agilex™ 5 FPGA ＆ SoCにおけるI/O PLL 10. Agilex™ 5 FPGA ＆ SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA ＆ SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA ＆ SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA ＆ SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA ＆ SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA ＆ SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA ＆ SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA ＆ SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA ＆ SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA ＆ SoCの消費電力管理 21. Agilex™ 5 FPGA ＆ SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA ＆ SoCデバイスの概要の改訂履歴
1. Agilex™ 5 FPGA ＆ SoCの概要 x
1.1. Agilex™ 5 FPGA ＆ SoCにおける主な機能およびイノベーション 1.2. Agilex™ 5 FPGA ＆ SoCのブロック図 1.3. Agilex™ 5 FPGA ＆ SoCの機能の概要 1.4. Agilex™ 5 SoCの追加機能
2. Agilex™ 5 FPGA ＆ SoCファミリープラン x
2.1. Agilex™ 5 FPGA ＆ SoC Dシリーズ 2.2. Agilex™ 5 FPGA ＆ SoC Eシリーズ 2.3. Agilex™ 5 FPGA ＆ SoCのパッケージオプション 2.4. 製品注文コード
10. Agilex™ 5 FPGA ＆ SoCにおける外部メモリー・インターフェイス x
10.1. 外部メモリー・インターフェイスのパフォーマンス 10.2. ハード・メモリー・コントローラーの機能
12. Agilex™ 5 FPGA ＆ SoCにおけるFPGAトランシーバー x
12.1. Agilex™ 5 FPGA GTSトランシーバーのPMA機能 12.2. Agilex™ 5 FPGA GTSトランシーバーのPCS機能 12.3. Agilex™ 5FPGA ＆ SoCにおけるGTSトランシーバーPLL
1. Agilex™ 5 FPGA ＆ SoCの概要
2. Agilex™ 5 FPGA ＆ SoCファミリープラン
3. 第2世代 Hyperflex® コア・アーキテクチャー
4. Agilex™ 5 FPGA ＆ SoCにおけるアダプティブ・ロジック・モジュール
5. Agilex™ 5 FPGA ＆ SoCにおける内部エンベデッド・メモリー
6. Agilex™ 5 FPGA & SoCにおける可変精度DSP
7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク
8. Agilex™ 5 FPGA ＆ SoCにおける汎用I/O
9. Agilex™ 5 FPGA ＆ SoCにおけるI/O PLL
10. Agilex™ 5 FPGA ＆ SoCにおける外部メモリー・インターフェイス
11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム
12. Agilex™ 5 FPGA ＆ SoCにおけるFPGAトランシーバー
13. Agilex™ 5 FPGA ＆ SoCにおける MIPI* プロトコルサポート
14. Agilex™ 5 FPGA ＆ SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン
15. PCIe* を使用した Agilex™ 5 FPGA ＆ SoC向けプロトコル経由コンフィグレーション
16. Agilex™ 5 FPGA ＆ SoCにおけるデバイス・コンフィグレーションおよびSDM
17. Agilex™ 5 FPGA ＆ SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション
18. Agilex™ 5 FPGA ＆ SoCにおけるデバイス・セキュリティー
19. Agilex™ 5 FPGA ＆ SoCにおけるSEUエラー検出および訂正
20. Agilex™ 5 FPGA ＆ SoCの消費電力管理
21. Agilex™ 5 FPGA ＆ SoCにおけるソフトウェアおよびツール
22. Agilex™ 5 FPGA ＆ SoCデバイスの概要の改訂履歴

2.2. Agilex™ 5 FPGA ＆ SoC Eシリーズ

表 7.  EシリーズFPGAファミリープラン: 主な特長この表の値は、最大のリソースまたはパフォーマンスです。
デバイス・グループ・タイプ デバイス

ロジックエレメント (LE)

 アダプティブ・ロジック・モジュール M20K

MLAB

 DSP
数

サイズ (Mb)

 数

サイズ (Mb)

 18×19乗算器

ピークINT8

(TOPS 9 )

デバイスグループ A A5E 013A 138060 46800 358 6.99 2340 1.43 376 5.78
A5E 028A 282256 95680 716 13.98 4.784 2.92 752 11.55
A5E 043A 434240 147200 1050 20.51 6720 4.10 1128 17.33
A5E 052A 523920 177600 1288 25.16 8440 5.15 1352 20.78
A5E 065A 656080 222400 1611 31.46 11120 6.79 1692 25.99
デバイスグループ B A5E 005B 50445 17100 130 2.54 850 0.52 130 1.70
A5E 007B 69030 23400 179 3.50 1170 0.71 188 2.46
A5E 008B 85196 28880 229 4.47 1780 1.09 232 3.05
A5E 013B 138060 46800 358 6.99 2340 1.43 376 4.93
A5E 028B 282256 95680 716 13.98 4784 2.92 752 9.85
A5E 043B 434240 147200 1050 20.51 6720 4.10 1128 14.78
A5E 052B 523920 177600 1288 25.16 8440 5.15 1352 17.72
A5E 065B 656080 222400 1611 31.46 11120 6.79 1692 22.17
表 8.  EFPGAファミリープラン: I/Oおよびインターフェイスこの表の値は、最大のリソースまたはパフォーマンスです。
デバイス・グループ・タイプ デバイス

HVIO

(1.8V ～ 3.3V)

HSIO

(1.0V ～ 1.3V)

PLL数

1.3V LVDSペア

(1.6Gbps)

DDR4、

DDR510、LPDDR4、LPDDR5インターフェイス

(×32)

 MIPI*

D-PHY*

インターフェイス
I/O PLL ファブリック給電I/O PLL11
デバイスグループ A A5E 013A 200 192 4 8 96 2 14
A5E 028A 200 192 4 10 96 2 14
A5E 043A 120 384 8 13 192 4 28
A5E 065A 120 384 8 13 192 4 28
A5E 052A 120 384 8 13 192 4 28
デバイスグループ B A5E 005B 160 96 2 5 48 1 7
A5E 007B 160 96 2 5 48 1 7
A5E 008B 200 192 4 8 96 2 14
A5E 013B 200 192 4 8 96 2 14
A5E 028B 200 192 4 10 96 2 14
A5E 043B 120 384 8 13 192 4 28
A5E 052B 120 384 8 13 192 4 28
A5E 065B 120 384 8 13 192 4 28
表 9.  EシリーズFPGAファミリープラン: トランシーバーおよびHPS

この表の値は、最大のリソースまたはパフォーマンスです。

デバイス・グループ・タイプ デバイス

トランシーバー

12

PCIe* 4.0 ×4

ギガビット・イーサネット13

(MAC & PCS)

 HPS (ハード・プロセッサー・システム)
プロセッサー キャッシュサイズ
デバイスグループ A A5E 013A 4 1 1
  • デュアルコア ARM* Cortex* -A76 (最大1.8GHz)
  • デュアルコア ARM* Cortex* -A55 (最大1.5GHz)
  • 共有: 2MB L3
  • Cortex* -A76:
    • 64KB L1
    • 256KB L2
  • Cortex* -A55:
    • 32KB L1
    • 128KB L2
A5E 028A 12 3 3
A5E 052A 24 6 4
A5E 065A 24 6 6
A5E 043A 16 4 4
デバイスグループ B A5E 005B — — — — —
A5E 007B — — — — —
A5E 008B 4 1 1
  • デュアルコア ARM* Cortex* -A76 (最大1.4 GHz)
  • デュアルコア ARM* Cortex* -A55 (最大1.25 GHz)
  • 共有: 2MB L3
  • Cortex* -A76:
    • 64KB L1
    • 256KB L2
  • Cortex* -A55:
    • 32KB L1
    • 128KB L2
A5E 013B 4 1 1
A5E 028B 12 3 3
A5E 043B 16 4 4
A5E 052B 24 6 6
A5E 065B 24 6 6
9 テラ演算/秒
10 Eシリーズのデバイスグループ A FPGAのみに適用されます。
11 ファブリック給電I/O PLL数には、GTSトランシーバー・バンクのシステムPLLが含まれます。システムPLLをトランシーバーに使用しない場合は、コア・ファブリック用途に使用できます。
12 Eシリーズのデバイスグループ A FPGA: 最大レート28.1。Eシリーズのデバイスグループ B FPGA: 最大レート17.16Gbps。
13 Eシリーズのデバイスグループ A FPGA: 10/25GbE。Eシリーズのデバイスグループ B FPGA: 10GbE。
レベル 2 の表題