Agilex™ 5 FPGA & SoCデバイスの概要

ID 762191
日付 4/01/2024
Public
ドキュメント目次
1. Agilex™ 5 FPGA & SoCの概要 2. Agilex™ 5 FPGA & SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA & SoCにおける汎用I/O 9. Agilex™ 5 FPGA & SoCにおけるI/O PLL 10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA & SoCの消費電力管理 21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴

10.1. 外部メモリー・インターフェイスのパフォーマンス

表 16.  DシリーズFPGAの外部メモリー・インターフェイスのパフォーマンス
インターフェイス・プロトコル メモリー・コントローラー インターフェイスのパフォーマンス (Mbps) 最大幅 (ビット)
DDR4 ハード 3200 72
DDR5 ハード 4000 40
LPDDR4/4X ハード 4267 32
LPDDR5 ハード 4267 32
表 17.  EシリーズFPGAの外部メモリー・インターフェイスのパフォーマンス
インターフェイス・プロトコル メモリー・コントローラー インターフェイスのパフォーマンス (Mbps) 最大幅 (ビット)
デバイスグループ A デバイスグループ B
DDR4 ハード 2667 2400 32
DDR5 ハード 3600 40
LPDDR4 ハード 3733 2667 32
LPDDR5 ハード 3733 2400 32