Agilex™ 5 FPGA & SoCデバイスの概要

ID 762191
日付 4/01/2024
Public
ドキュメント目次
1. Agilex™ 5 FPGA & SoCの概要 2. Agilex™ 5 FPGA & SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA & SoCにおける汎用I/O 9. Agilex™ 5 FPGA & SoCにおけるI/O PLL 10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA & SoCの消費電力管理 21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴

17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション

インテルは、 Quartus® Prime開発ソフトウェアのインクリメンタル・コンパイル・デザイン・フローの実績をベースに、パーシャル・リコンフィグレーション・プロセスをビルドしました。パーシャル・リコンフィグレーションを使用すると、FPGAの一部のリコンフィグレーションを行いながら、他のセクションを継続して実行させることができます。クリティカルなアップタイムが要求されるシステムにおいて、サービスの提供を中断することなく、機能の更新や調整ができます。

パーシャル・リコンフィグレーションでは、消費電力とコストを削減するだけでなく、ロジック密度を効果的に高めることができます。最初からすべての機能をFPGAに搭載するのではなく、同時に動作させる必要のない機能を外部メモリーに格納しておいて、必要な時にFPGAにロードすることができます。この手法を用いれば、1つのFPGAで複数のアプリケーションを実行できるので、FPGAのサイズ、ボードスペース、および電力の要件を削減することができます。

ダイナミック・リコンフィグレーションを使用すると、 Agilex™ 5 FPGA & SoCによって、トランシーバー・チャネルのデータレート、プロトコル、およびアナログ設定を動的に変更することができます。このとき、隣接するトランシーバー・チャネルのデータ転送に影響を与えることはありません。この機能は、オンザフライのマルチプロトコル、またはマルチレートのサポートが必要なアプリケーションに最適です。

ダイナミック・リコンフィグレーションは、トランシーバー内のPMAブロックとPCSブロックの両方で可能です。ダイナミック・リコンフィグレーションとパーシャル・リコンフィグレーションを併用して、FPGAコアとトランシーバーのパーシャル・リコンフィグレーションを同時に実行することもできます。